早期的PC中，所有的IO设备（除了存储设备之外的设备）的内部存储或者寄存器都只能通过IO地址空间进行访问。但是这种方式局限性很大，而且效率低，于是乎，软件开发者和硬件厂商都不能忍了……然后一种新的东西就出来了——MMIO。MMIO，即MemoryMappedIO，也就是说把这些IO设备中的内部存储和寄

需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（OriginateConfigurationRequests），也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的，即peer-to-peer的配置请求是不允许的。并且配置请求的路由（Routing）方式只能是采用BDF（Bus，Device，Function）。处

前面的文章中介绍过，每一个PCIe设备可以只有一个功能（Function），即Fun0。也可以拥有最多8个功能，即多功能设备（Multi-Fun）。不管这个PCIe设备拥有多少个功能，其每一个功能都有一个唯一独立的配置空间（ConfigurationSpace）与之对应。和PCI总线一样，PCIe总线中的每一个功能（Function）都有一个唯

先上一张图PCIe拓扑特征：图的顶部是一个CPU。这里要说明的一点是，CPU被认为是PCle层次结构的顶层。PCle只允许简单的树结构，这意味着不允许循环或其他复杂的拓扑结构。这样做是为了保持与PCI软件的向后兼容性，PCI软件使用一个简单的配置方案来跟踪拓扑，不支持复杂的环境。为了保持这

PCIe总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。实际上，不仅是PCI总线到PCIe总线，高速串行总线取代传统并行总线是一个大的趋势。如ATA到SATA，SCSI到USB等……不过，为了兼容之前的PCI总线设备，虽然PCIe是一种串行总线，无法再物理层上兼容PCI总线，但是在软件

前面的文章中多次说道，PCIe总线在软件上是向前兼容PCI总线的。因此，PCIe总线完整的继承了PCI总线中的配置空间（ConfigurationHeader）的概念。在PCIe总线中也有两种Header，Header0和Header1，分别代表非桥和桥设备，这与PCI总线是完全一致的。在PCIe总线中，非桥设备也就是Endpoint。如下图所

PVE开启IOMMU(硬件直通)硬件直通确认主板支持启用VT-d启用amd-v(amdcpu)禁用CSM#i44fx机型建议开启此项,并且设置csm里的其他项目为UEFIACSEnable#如果存在，设置为已启用（自动不起作用）启用4G解码4GDecoding禁用ResizableBAR/SmartAccessMemory智能访问内存

上一篇文章中也是说到了，I/OAddressSpace的空间很有限（64KB），所以一般在I/OSpace中都有两个寄存器，第一个指向要操作的内部地址，第二个存放读或者写的数据。因此，对于PCI的配置周期来说，包含了两个步骤：Step1：CPU先对IOAddress中的0xCF8~0xCFB写入要操作的配置寄存器的地址。如下图所示

PCI总线具有32位数据/地址复用总线，所以其存储地址空间为2的32次方=4GB。也就是PCI上的所有设备共同映射到这4GB上，每个PCI设备占用唯一的一段PCI地址，以便于PCI总线统一寻址。每个PCI设备通过PCI寄存器中的基地址寄存器来指定映射的首地址。如下图所示：注：需要注意的是PCI的地址空间

PCI总线使用INTA#、INTB#、INTC#和INTD#信号向处理器发出中断请求。这些中断请求信号为低电平有效，并与处理器的中断控制器连接。在PCI体系结构中，这些中断信号属于边带信号（SidebandSignals），PCI总线规范并没有明确规定在一个处理器系统中如何使用这些信号，因为这些信号对于PCI总线是

本文来简单地介绍一下PCISpec规定的三种数据传输模型：ProgrammedI/O（PIO），Peer-to-Peer和DMA。三种数据传输模型的示意图如下图所示：首先来介绍一下ProgrammedI/O（PIO）PIO在早期的PC中被广泛使用，因外当时的处理器的速度要远远大于任何其他外设的速度，所以PIO足以胜任所有的任务。举

PCISpec规定了每个PCI总线上最多可以连接多达32个PCI设备，但是实际上却远远达不到32个，33MHz的32位PCI总线一般只能连接10到12个负载。注：如果使用插槽连接，则一个连接算两个PCI设备，插槽和PCI卡分别算作一个PCI设备。也就是说一个33MHz的PCI总线最多只能连接4到5个插槽即PCI卡。这

PCI总线是一种地址和数据复用的总线，即地址和数据占用同一组信号线AD。PCI总线的所有信号都与时钟信号同步，及所有的信号的变化都发生在时钟的上升沿，或者在时钟上升沿进行采样。如下图所示，除了时钟信号CLK和数据地址复用信号AD之外，PCI总线至少还应包括FRAME#（用于表示一次数据传输的

往期内容Uart子系统专栏：专栏地址：Uart子系统Linux内核早期打印机制与RS485通信技术–末片，有专栏内容观看顺序interrupt子系统专栏：专栏地址：interrupt子系统Linux链式与层级中断控制器讲解：原理与驱动开发–末片，有专栏内容观看顺序pinctrl和gpio子系统专栏：专栏地

往期内容本文章相关专栏往期内容，PCI/PCIe子系统专栏：嵌入式系统的内存访问和总线通信机制解析、PCI/PCIe引入Uart子系统专栏：专栏地址：Uart子系统Linux内核早期打印机制与RS485通信技术–末片，有专栏内容观看顺序interrupt子系统专栏：专栏地址：interrupt子系统Linux链

PCI是PeripheralComponentInterconnect(外设部件互连标准)的缩写，它曾经是个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。目前该总线已经逐渐被PCIExpress总线所取代。PCI即PeripheralComponentInterconnect，中文意思是“外围器件互联”，是由PCISIG(PCIS

PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。由Intel在2001年的IDF上提出，由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高，另外还有抗干扰能力强，传输距离远，功耗低等优点。注：第一代总线一般指ISA、EISA、VESA和MicroPla

1.什么是PCIePCIExpress是新一代的总线接口。早在2001年的春季，英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接，并称之为第三代I/O总线技术。随后在2001年底，包括Intel、AMD、DELL、IBM在内的20多家业界主导公司开始起草新技术的规范，并在2002年完成，对其正式命

当代显卡设备驱动包括了显示、GPU计算两个主要功能，在DRM框架下的显卡驱动通常有内核驱动模块（KMD）、用户空间驱动模块（UMD）组成，KMD主要是和显卡硬件交互，UMD则完成2D、3D图形的渲染、视频硬件界面。UMD与KMD配合将显卡的功能最大限度发挥出来。文章目录一、注册驱动二、设

中柏N00II简介双11在京东买的，439块，用了政府补贴。看到有其他人买到更低。等了10多天才到。有线网口：单千兆，Realtek。WiFi：IntelAC9560带蓝牙5.1显示接口：HDMIx1,Displayx1USB2.0x2,3.1x2拆机拆下，底部的四颗螺丝，有一个角有个伸缩拉手，拉以下就打开了。配的固态硬盘

CUDA学习4——如何查看centos系统PCIe带宽（CSDN_0037_20231127）_如何查看服务器pcie带宽-CSDN博客#查看设备idlspci-n#根据设备id查看lspci-nn-s设备id-vv|grep-i'LnkSta:'~#lspci-hlspci:invalidoption--'h'Usage:lspci[<switches>]Basicdisplay

本科生期末试卷四一．选择题（每小题1分，共10分）1.现代计算机内部一般采用二进制形式，我国历史上的______即反映了二值逻辑的思想，它最早记载在______上，距今已有约______千年。A.八卦图、论衡、二B.算筹、周脾算经、二C.算筹、九章算术、一D.八卦图、周易、三2.8位定

NCGI(NRCELLGlobalIdentifier):全球标识一个NR小区的号码    PLMN(PublicLandMobileNetwork):国家码MCC（MobileCountryCode）+网络码MNC(MobileNetWorkCode)，此号码唯一标识了某一个国家的某一个运营商  NCI(NRCELLID):标识NR中的一个CELL   

项目原因，在WPF中使用cef加载网页，但是在关闭弹窗时会发生卡顿现象，经调试发现是cef销毁耗时太长从而造成的卡顿，目前在网上没有找到有效的解决方法（没精力研究源码），因此找到了一种另类的解决方法。通过观察任务管理器发现，没有使用cef加载内容时都会有一个叫“CefSharp.BrowserSubproce

香港站群服务的优势主要以下几个方面：网络基础设施先进：香港拥有世界一流的网络基础设施，包括高速的光纤网络和多个国际互联网交换中心(IXP)，保证了数据传输的高速性和稳定性。快速的访问体验：香港站群服务器通常采用多线BGP线路形式，可智能解决国内外访问延迟问题，提供快速，流畅的访问