文章目录主体内容1.1逻辑值1.2数字进制格式1.3数据类型1.3.1寄存器类型1.3.2线网类型1.3.3参数类型1.3.4存储器类型参考资料主体内容1.1逻辑值    1，逻辑0，表示低电平    2，逻辑1，表示高电平    3，逻辑X，表示未知，有可能是高电平，也有可

目录Verilog赋值操作连续赋值过程赋值参考《Verilog 编程艺术》魏家明著Verilog赋值操作1.连续赋值（Continuousassignment），用于对线网Nets的赋值2.过程赋值（Proceduralassignment），用于对变量variables的赋值3.过程连续赋值：assign/deassign和fork/realease赋值由两

目录线网（net）变量（variable）线网和变量的区别向量数组参考《Verilog编程艺术》魏家明著线网（net）用于表示结构体（如逻辑门）之间的连接。除了trireg之外，所有其他的线网类型都不能保存值，线网的值是由driver决定的。例如由连续赋值驱动或由逻辑门驱动。如果driver没有驱动线

状态verilog中对于状态的描述一共有四个1：高电平0：低电平x：未知，可以是高电平也可以是低电平z：高阻态，悬空状态进制verilog的进制和其他语言有很大的不同二进制：4'b0101表示四位二进制的0101十进制：4'd2表示四位十进制的2十六进制：4'ha表示四位十六进制的a总之前面的4是指位

⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合VerilogHDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。

摘自于(15条消息)Verilog中端口应该设置为wire形还是reg形_CLL_caicai的博客-CSDN博客，以及(15条消息)Verilog端口连接规则_「已注销」的博客-CSDN博客_verilog端口连接

Verilog运算符按功能可以分为九类。1.基本算数运算符运算符中文名举例举例结果说明+加法运算符或正值运算符12+315同普通加法-减法运算符或负值运算