​

功能

1.  单axi-stream 接口输入，axis输出。（10bit rbg输入，10bit rbg输出。）

​编辑

2. 使用xilinx hls 编写。

​编辑

2022/10/27 优化。

​编辑

 3. 配置寄存器有

	#pragma HLS INTERFACE s_axilite  port=matx    //ccm 参数
	#pragma HLS INTERFACE s_axilite  port=width  //宽
	#pragma HLS INTERFACE s_axilite  port=height  //高

效果

​编辑

                                                    原图​编辑

                                             去掉 r 通道的图像

 扩展