首页 > 其他分享 >(8)CT137A- 三八译码器设计

(8)CT137A- 三八译码器设计

时间:2024-12-16 16:32:39浏览次数:7  
标签:使能 wire 点亮 S1 三八 S4 按下 CT137A 译码器

(1)实现代码:

module decoder3_8
(
	input		wire				key_en	,
	input		wire				A			,		//S0
	input		wire				B			,		//S1
	input		wire				C			,		//S2
		
	output	    reg	    [7:0]		led_out	
);

//观察原理图,可知该开发板的按键按下电平为0,释放电平为1
//该开发板电平为1时led熄灭,电平为0时led点亮
//我想要观察到的现象:释放使能按键时,保持使能为1,按下使能为0;使能条件下,按下S2,S1,S3,led8点亮

wire	[2:0]		in;

assign in = {~A,~B,~C};

always@(*)begin
	if(!key_en)
		led_out <= 8'b1111_1111;
	else begin
		case(in)
			3'd0: led_out <= 8'b1111_1110;
			3'd1: led_out <= 8'b1111_1101;
			3'd2: led_out <= 8'b1111_1011;
			3'd3: led_out <= 8'b1111_0111;
			3'd4: led_out <= 8'b1110_1111;
			3'd5: led_out <= 8'b1101_1111;
			3'd6: led_out <= 8'b1011_1111;
			3'd7: led_out <= 8'b0111_1111;
			default:led_out <= 8'b1111_1111;
		endcase
	end
end


endmodule

(2)引脚分配:

(3)实验现象:

  • 未按下S4,使能拉高,此时按下S2,对应3‘b010,led3点亮;
  • 未按下S4,使能拉高,此时按下S1,对应3’d100,led5点亮;
  • 未按下S4,使能拉高,此时同时按下S1和S3,对应3’d101,led6点亮;
  • 未按下S4,使能拉高,此时同时按下S1、S2和S3,对应3’d111,led8点亮;
  • 按下S4,使能拉低,此时无论按什么按键,led灯都不会点亮;

标签:使能,wire,点亮,S1,三八,S4,按下,CT137A,译码器
From: https://blog.csdn.net/2301_80417284/article/details/144511488

相关文章

  • 【Mutilism数字电路实现32进制5线32译码器】2022-5-7
    缘由3-8译码器到74HC138-编程语言-CSDN问答 +2片160+04非门2个组成8进制和4进制实现。按138逻辑表把E3也接入置零,同时把E1也接入反向使得切换时138保持高电平输出,就看不到转换时第一个出现短暂低电平,是最完美的解决方案,二级反向能时延使得时序符合。......
  • Verilog设计实现七段数码管译码器的设计
    七段数码管常用于计时器、拨码开关输入、班级和学号等信息的显示,通过控制不同的段亮灭,可以实现各种数字和字符的显示。七段数码管通常由a-g七个段组成,每一段对应一个LED。为了显示不同的数字,需要控制这些LED的亮灭。图1七段数码管为了控制这些LED的亮灭,需要设计一个显示译......
  • 三八妇女节智慧花店/自动售花机远程视频智能监控解决方案
    一、项目背景国家统计局发布的2023年中国经济年报显示,全年社会消费品零售总额471495亿元,比上年增长7.2%。我国无人零售整体发展迅速,2014年市场规模约为17亿元。无人零售自助终端设备市场规模超过500亿元,年均复合增长率超50%。从落地形式来看,无人零售发展至今覆盖的品类越来越多,但......
  • FPGA之38译码器(看注释)
    先是编写源文件,我习惯把他的名字与项目名称统一decoder_3_8.v/*模块思路是输入abc,输出8选1,先定义各个端口,考虑到输出有多个选择所以用[7:0]*/moduledecoder_3_8(a,b,c,out);inputa;inputb;inputc;outputout;//注意在always中必须使用reg变量,所以还要把out转为......
  • 利用138译码器选择锁存器的逻辑及其代码
    比如要选择这个锁存器那么需要得到Y5C=1-->Y7=0WR=0WR默认为0通过138译码器选中Y7(138译码器输出为0的有效)138译码器输入口由P2高3位控制,但是我们写代码的时候只能控制这3位不能影响到其它口的状态(低5位状态保持不变),要不然会出错,由此需要用代码实现如下代码(想要只控制高3......
  • # FPGA入门笔记002——译码器
    设计一个38译码器项目文件编写:modulemy3_8( a, b, c, out); inputa; //输入端口A inputb; //输入端口B inputc; //输入端口C outputreg[7:0]out; //输出端口 /* always块: '()'内部为敏感信号,当a、b、c有一个信号发生变化时,执行always块中的语句 凡是在al......
  • 【FPGA】 3-8译码器 —— 组合逻辑 | 熟悉语法及开发环境
    文章目录1.设计输入2.分析综合3.功能仿真4.板爷调试继续熟悉基于vivado的FPGA开发流程。。学习一些新语法3-8译码器的应用我们接下来还会用到~创建工程观众老爷们别管了,咱板子也不一定一样~1.设计输入编码画框图,vivado支持较弱使用IP,我们今天暂时不用哦~添加DesignSource......
  • 11_编码器和译码器
    编码器和译码器编码器类型二进制编码器二~十进制编码器优先编码器二~十进制优先编码器优先编码器测试译码的概念与类型二进制译码器3线~8线译码器CT74LS138二~十进制译码器数码显示译码器数码显示译码器的结构和功能示意七段显示译码器......
  • FPGA 3-8译码器
    moduledecoder_3_8_test(a,b,c,out);inputa;inputb;inputc;outputreg[7:0]out;always@(*)begincase({a,b,c})3'b000:out=8'b0000_0001;3'b001:out=8&#......
  • 通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件
    1.算法仿真效果vivado2019.2仿真结果如下:2.算法涉及理论知识概要viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。(2<<(N-1))。所以viterbi译码一般应用在约束......