首页 > 其他分享 >ALINX 多系列 FPGA 产品亮相第二十六届高交会,携手紫光同创助力 FPGA 国产化发展

ALINX 多系列 FPGA 产品亮相第二十六届高交会,携手紫光同创助力 FPGA 国产化发展

时间:2024-11-18 11:31:34浏览次数:1  
标签:国产化 FPGA 紫光 开发板 ALINX 同创

2024年11月14-16日,以“科技引领发展 产业融合聚变”为主题的第二十六届中国国际高新技术成果交易会在深圳盛大召开。全球 100 多个国家和地区超过 5000 余家知名企业与组织参展,设置包括人工智能与机器人、电子信息与大数据、高端装备制造等在内的 22 个专业展,吸引专业观众达 40 万人次。

 

微信图片_20241118100557.jpg

 

作为紫光同创官方合作伙伴,芯驿电子 ALINX 多款国产化 FPGA 开发板产品亮相紫光同创展位,覆盖 Pango Kosmo-2、Titan-2、Logos/ Logos-2 多个系列,并展示了基于紫光同创 Kosmo-2 系列 FPGA 芯片推出的车载视频采集与注入方案,受到广泛关注。

 

该方案采用 ALINX 基于紫光同创 PG2K400 FPGA 芯片设计开发的 K401 核心板和 AXK401 开发板,可实现车载摄像头视频数据的采集、注入功能,主要应用于无人驾驶、慢速特种车及数据采集、视频回放、车载仿真测试系统等采用的 AXK401 开发板单卡支持 4 路摄像头输入,支持实时数据采集与分发,保证了视频完整性与控制器同步通信。

 

微信图片_20241118100551.jpg

 

通过和紫光同创的紧密合作,ALINX 积极开发国产化 FPGA 解决方案产品,已成功推出多款 100% 国产化 FPGA SOM 产品。ALINX 将持续聚焦用户需求,携手紫光同创带来更多高性能、高可靠性的国产 FPGA 解决方案产品。

 

标签:国产化,FPGA,紫光,开发板,ALINX,同创
From: https://www.cnblogs.com/alinx/p/18552220

相关文章

  • 【PCIE716-0】基于PCIe总线架构的XC7Z100 FPGA高性能实时信号处理平台
     板卡概述PCIE716-0是一款基于PCIe总线架构的XC7Z100FPGA高性能实时信号处理平台。该平台采用Xilinx的ZYNQSOC系列产品XC7Z100作为主处理器。该平台的PL端具有1个FMC(HPC)接口,1路PCIex8主机接口,支持1路UART串口、支持1组64位DDR3SDRAM大容量缓存、支持1路1000BASE-T千兆以太......
  • 一文讲透 FPGA CDC 多bit跨时钟域同步-hand-shanking机制
    一、背景数据的跨时钟域处理是FPGA开发过程中的常见问题,存在两种情况慢时钟向快时钟同步:只需在快时钟域打两拍即可。其RTL如下:打拍同步的原理:大家在初学FPGA时,经常听过FPGA中对信号打拍可以有效得避免亚稳态,而且一般要打两拍,其数学本质是如果打一拍发生错误得概率是1/1000......
  • 新手在学习FPGA时有哪些常犯的错误?
    新手在学习FPGA时,通常会犯以下几种错误:不理解硬件描述语言(HDL)与高级编程语言的区别:新手可能会将Verilog或VHDL当作C语言或Python来编写,而忽略了HDL是用于描述硬件的行为,而不是编写软件程序。不熟悉仿真与综合的概念:仿真是在没有实际硬件的情况下测试代码的行为,而综合是将H......
  • 时序违例原因分析之 FPGA
    时序违例是FPGA设计过程中的一个常见问题,特别是当系统达到高速或复杂的级别时,故本文将重点探讨时序违例阶段中FPGA的原因分析。FPGA的设计在接收到时钟信号后,需要一定时间才能完成逻辑运算,但如果所需时间超过了时钟周期,就会导致时序违例,此时会发生一些奇怪的现象,例如输出数......
  • 【新品速递】一文详解 ALINX NVMe IP 特性
    -ALINXNVMe IP- 在当下数据驱动的时代,企业对高性能存储解决方案的需求不断增加。NVMeAXIIP凭借其支持大数据量、高速传输、低延迟等存储性能优势,成为众多开发者和企业的理想选择。NVMe 专为SSD而生,通过直接利用PCIe通道,避免SATA协议和外置控制器(PCH)的额外延迟,使......
  • 基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置
    1.算法仿真效果vivado2019.2仿真结果如下(完整代码运行后无水印): 设置SNR=40db   将数据导入matlab显示星座图:   设置SNR=35db   将数据导入matlab显示星座图:   仿真操作步骤可参考程序配套的操作视频。 2.算法涉及理论知识概要     ......
  • altera FPGA arria 10如何将10g base-r进入用户模式进行校准
    在AlteraFPGA,特别是Arria10FPGA中,将10GBASE-R接口进入用户模式进行校准(通常是指收发器的PLL和相关电路的校准),可以通过以下步骤实现。这些步骤涉及到配置用户模式校准(UserModeCalibration)和动态重配置(DynamicReconfiguration)控制。1.确保收发器时钟信号的稳定......
  • 【数字系统设计---FPGA】基于GW1N9系列开发板数字密码锁设计
    【数字系统设计---FPGA】基于GW1N9开发板数字密码锁设计引言一、数字系统---FPGA简介二、Gowin工具介绍1.Gowin开发工具2.GW1N9开发板三、数字密码锁设计1.数字密码锁介绍2.总体设计思路3.模块化设计3.1基础模块(分频、移位寄存器等)3.1.1计......
  • FPGA 第5讲 点亮你的LED灯
    时间:2024.11.10一、学习内容1.设计流程(9个步骤)2.项目工程的文件体系我们将不同类型的文件进行分类存放在不同的文件夹中,这样方便文件的查找、管理和移植。2.1新建文件夹 doc文件夹:主要放置一些文档资料,比如数据手册、我们绘制的波形图以及自己编写的文档或项目日志等......
  • FPGA学习笔记#6 Vitis HLS For循环的优化(2)
    本笔记使用的VitisHLS版本为2022.2,在windows11下运行,仿真part为xcku15p_CIV-ffva1156-2LV-e,主要根据教程:跟XilinxSAE学HLS系列视频讲座-高亚军进行学习目录1.循环优化中的基本参数2.PIPELINE&UNROLL    2.1.PIPELINE    2.2.UNROLL3.LOOP_MERGE1.DATAFLOW......