薄膜与 CVD 工艺

结构：由硅 - 氧四面体组合而成，有结晶型和无定型两种，氧化工艺生长成的是无定型的二氧化硅。
性质
- 物理性质：用密度、折射率、电阻率、介电强度、介电常数以及热膨胀系数等物理参量表征，不同氧化方法制备的二氧化硅物理性质有所差异。
- 化学性质：是硅最稳定的化合物，不溶于水，只与氢氟酸反应，在生产中用于光刻扩散窗口和引线孔窗口等。

用途

掩蔽杂质：在半导体器件制作中，生长氧化膜后刻蚀形成掺杂窗口，离子注入时用作阻挡层。
栅氧层：在 MOS 技术中作绝缘栅介质，因其高电阻率和高介电强度，几乎无漏电流。
表面钝化和保护：生长二氧化硅层可束缚硅的悬挂键，阻止硅电子活动，提高器件稳定性和可靠性，防止电性能退化、漏电流产生及机械擦伤。（硅晶体结构最靠近外侧的硅原子实际有未形成共价键的外围自由电子，二氧化硅外壳一定程度上限制自由电子的自由运动，但不能完全限制）
绝缘介质：用于多层金属布线结构中上下两层金属间的绝缘层，防止短路。
介质隔离：（场氧层）芯片制作中的介质隔离常选二氧化硅，如 LOCOS 工艺中晶体管隔离，CMOS 工艺中场氧隔离有源区。（利用氮化硅掩模层做出一小块一小块的场氧层，场氧层与掩膜层之间会发生瞄准效应，所以场氧层和掩膜层之间做一层）

作用	目的	生长方法
栅氧层	MOS管的栅极绝缘层	干氧氧化生长至20～几百Å
场氧层	MOS器件中起隔离作用	湿氧氧化至2500～15000Å
杂质掩蔽层	选择性掺杂	干-湿-干氧化法
垫氧化层	在氮化硅与硅之间起缓冲作用	热氧化法
注入阻挡层	减小注入损伤	热氧化法
绝缘层	多层金属之间的绝缘层	淀积法

LOCOS 工艺

原理
- LOCOS（Local Oxidation of Silicon，硅的局部氧化）工艺是一种在芯片制造中用于实现晶体管之间隔离的技术。
- 其原理是在硅衬底上通过热氧化生长二氧化硅（SiO₂）来形成场氧层。首先在硅片表面生长一层薄的氮化硅（Si₃N₄）作为掩蔽层，然后光刻出需要生长氧化层的区域，去除这些区域的氮化硅，接着在高温下进行热氧化，使暴露的硅区域生长出二氧化硅，实现隔离。需要高压氧气才能做出比较深的氧化层作为阱。
- 例如，在 CMOS 工艺中，利用 LOCOS 工艺可以将不同的有源区隔离开来，防止它们之间的电信号干扰。
优点
- 工艺相对简单，技术成熟。
- 能够提供较好的场氧隔离效果，满足一定程度的芯片集成度需求。
缺点
- 存在 “鸟嘴效应”（Bird's Beak），即在氧化层生长过程中，由于氧在氮化硅掩蔽层下的横向扩散，导致氧化层在掩蔽层边缘形成类似鸟嘴形状的结构，这会占据一定的芯片面积，限制了芯片的集成度进一步提高。

STI 工艺

原理
- STI（Shallow Trench Isolation，浅沟槽隔离）工艺是一种更先进的芯片隔离技术。
- 其原理是通过刻蚀硅衬底形成浅沟槽，然后在沟槽内填充二氧化硅等绝缘材料来实现隔离。首先利用光刻和刻蚀技术在硅片上刻出浅沟槽，然后通过化学气相沉积（CVD）等方法在沟槽内填充二氧化硅，并进行化学机械抛光（CMP）使表面平整。
优点
- 可以有效克服 LOCOS 工艺中的鸟嘴效应，能够实现更小的隔离尺寸，提高芯片的集成度。
- 由于浅沟槽的精确控制，可以更好地控制隔离区域的形状和尺寸，有利于提高芯片性能和可靠性。
缺点
- 工艺相对复杂，需要高精度的光刻、刻蚀和 CMP 等工艺设备，成本较高。
- 对工艺控制的要求非常高，如果工艺参数控制不当，容易导致浅沟槽内填充不均匀等缺陷，影响芯片质量。

两者区别

隔离结构
- LOCOS 工艺通过热氧化形成场氧层进行隔离，存在鸟嘴效应；而 SPI 工艺通过刻蚀浅沟槽填充绝缘材料实现隔离，避免了鸟嘴效应。
集成度
- LOCOS 工艺由于鸟嘴效应会占用一定芯片面积，限制了集成度；SPI 工艺能够实现更小的隔离尺寸，有利于提高芯片的集成度。
工艺复杂性和成本
- LOCOS 工艺相对简单、成本较低；SPI 工艺复杂，需要高精度设备，成本较高。

（二）热氧化法生长二氧化硅膜

*氧化工艺的主要步骤*

氧化工艺操作步骤

STEP1. 硅片送入炉管口，通入N2及少量O2

STEP2. 硅片被推至恒温区，升温速率5-30℃/Min

STEP3. 通入大量O2，氧化反应开始

STEP4. 加入一定的含氯气体（干氧化方式），或通入H2 （湿氧化方式）

STEP5. 通入一定的O2，以消耗残留的含氯气体或H2

STEP6. 改通入N2，做退火处理，

STEP7. 硅片开始拉至炉口，降温速率2-10℃/Min

STEP8. 将硅片拉出炉管

干氧氧化：氧分子与硅在高温下反应生成二氧化硅，氧化温度约 1000 - 1200℃，炉内气压高于炉外，生长的氧化膜表面干燥、结构致密，但氧化速率极慢。

氧化炉图片
水汽氧化：硅与高纯水蒸汽在高温下反应生成二氧化硅膜，氧化速率快，但膜层不致密，质量差，对杂质扩散掩蔽作用差，基本不采用。
湿氧氧化：用携带水蒸气的氧气代替干氧，氧化速率介于干氧和水汽氧化之间，具体取决于氧气流量和水汽含量。（通入氧气和氢气在高温下生成水蒸气，通过控制氢气的通入量来控制水的量以达到水汽氧化的速率）

湿法热氧化膜一般用于需要较厚二氧化硅层的应用。为了防止杂质，这些薄膜通常在石英管中通过加热和纯蒸汽的组合来生长。如图 2 所示，大多数主要制造商使用外部加热器，加热器安装在与炉子分开的石英管中。有些系统使用内部火焰加热晶片，但这种情况并不常见。在氧化过程中，外部加热器的温度会升至 800°C 以上。这会导致气体自燃，并在没有火源的情况下产生蓝色火焰。火焰产生纯蒸汽，因此被称为湿热氧化。纯蒸汽通过容纳火焰的管道进入熔炉，熔炉中放置晶圆。蒸汽一旦进入石英室，就会膨胀并均匀地分布在整个炉子中。

（三）氧化生长模式

硅消耗：氧化过程中硅 - 二氧化硅界面向硅内部移动，消耗硅。
硅 - 二氧化硅界面：界面处有未与氧原子键合的硅原子累积正电荷，还存在陷阱电荷、可动电荷等，影响 MOS 器件开启电压，常通过在氢气或氢 - 氮混合气氛中低温退火降低界面电荷密度，（100）晶面界面电荷密度最低，常被选用。
影响氧化物生长的因素
- 压力效应：压力越高氧化速率越快，高压氧化可缩短氧化时间或降低氧化温度，适合生长厚场氧层。
- 杂质浓度：III - V 族杂质可提高氧化剂在二氧化硅中的扩散速率，重掺杂硅氧化速率高于轻掺杂硅，通入含氯气体可清洗石英管和 wafer 表面并提高氧化速率。
- 晶面方向：（111）晶面原子密度大，反应速率快，但（100）晶面缺陷密度低，生产制造中常采用（100）晶面。

（四）氧化诱生堆垛层错

氧化诱生堆垛层错（OISF）位于 {111} 晶面内靠近 Si - SiO₂界面处，会造成器件漏电等问题，掺入氯气的氧化可减少 OISF 密度，还能减少钠离子沾污，提高少数载流子寿命和器件性能。

（五）热分解淀积氧化膜（CVD）

烷氧基硅烷热分解法：含硅化合物热分解在 wafer 表面淀积二氧化硅膜(低温沉积减少材料扩散)，硅不参与反应，淀积时系统真空度、氧基硅烷温度和流速、时间等需控制好。
硅烷热分解法**（易燃易爆，稀释至3%-5%）**：硅烷在氧气气氛中加热反应生成二氧化硅，膜质量较好，生长温度低，但反应时需注意气流、温度控制和安全问题。

（六）热处理

退火：消除材料内因缺陷累积的应力，将材料在适当温度下搁置一段时间，使原子重新排列，降低缺陷密度。
快速热处理（RTP）：在短时间内将单个 wafer 加热至 400 - 1300℃，优点是杂质扩散长度最短、沾污少、加工时间短。激光快速加热，网格加热。

（七）二氧化硅膜质量检测

氧化膜厚度的测量

比色法：根据膜厚不同在光照射下呈现不同颜色及干涉次数估测厚度，误差大，适用于 1000 - 7000 Å 的氧化膜。

氧化膜颜色	氧化膜厚度（Å）
1次干涉	2次干涉	3次干涉	4次干涉
灰色	100
黄褐色	300
棕色	500
蓝色	800
紫色	1000	2750	4650	6500
深蓝色	1500	3000	4900	6850
绿色	1850	3300	5200	7200
黄色	2100	3700	5600	7500
橙色	2250	4000	6000
红色	2500	4300	6250

光干涉法：腐蚀氧化膜斜面，用单色光垂直入射斜面，根据干涉条纹个数计算膜厚，适合测量 200nm 以上氧化膜。

D为二氧化硅膜的厚度，N为干涉条纹数，λ为入射光波长，n为二氧化硅的折射率
椭偏光法：测量精度高达 10 Å，可同时测薄膜折射率，是非破坏性测量方法，通过椭圆偏振光照射样品，观察反射光偏振状态改变来测量膜厚等参数。改变入射角度，直到消光状态发生干涉（对材料无破坏）

氧化膜缺陷的检测
- 膜厚不均匀：影响杂质掩蔽功能和绝缘性，由氧化炉内氧气或水汽不均匀、炉温变化不定、恒温区短等造成，需严格控制相关因素以获得均匀氧化层。
- 表面斑点：一般肉眼不可见，通过显微镜观察，由 wafer 表面清洗不彻底、石英管颗粒脱落、wafer 清洗后水迹未干或湿氧过程中有水滴等导致，需做好清洁等工作避免。
- 针孔：破坏氧化膜杂质掩蔽能力，使器件漏电流增大甚至击穿失效，由 wafer 抛光效果差、位错处不能形成二氧化硅产生，需严格选择衬底材料并加强清洁，采用多种方法检验。
- 钠离子污染：主要来源于生产环境，影响氧化膜质量，生产上用双层管壁石英管，对去离子水电阻率有要求。
- 水蒸气残留会出现斑点、白雾、水滴等现象，影响后续cvd薄膜沉积
- 缺陷区域可以吸杂
  
  A图可以看出，缺陷在硅片的表面分布很密，呈不规则圆形，大小在1.0~1.5u之间，有些缺陷处于重叠状态，有些缺陷顶部凸起。进一步分析图2 B可见,缺陷部位在膜的内部，说明缺陷形成于工艺过程中，内部无核，分布区域散乱，且内部轻重程度不一，显然不同于单晶硅的鼓包形态，成分主要是Si和O

二、化学气相淀积（CVD）

（一）原理

沉积到wafer表面的物质可能不直接是膜层的物质，可能是多次反应生成膜层物质或者是分解生成膜层物质。

通过气态物质化学反应在 wafer 表面淀积固态薄膜，反应气体传输到 wafer 表面，反应物吸附、反应，膜分子扩散成膜，副产物排出。

（二）分类

按反应气体压力分
- 常压化学气相淀积（APCVD）：在大气压下进行，系统简单，反应速度快，淀积速率高，适用于厚介质淀积，如层间绝缘、表面平坦化等氧化膜，但均匀性差，气体消耗量大，台阶覆盖能力差。
- 低压化学气相淀积（LPCVD）：反应室内压强降至 0.1 - 5 Torr，温度 300 - 900℃，成本低、产量高、薄膜性能好，常用于多晶硅和氮化硅膜淀积。
- 超低压化学气相淀积（ULPCVD）：在超低压力环境下，气体分子的平均自由程增大，使得反应物分子能够更均匀地扩散到衬底表面，从而有助于生成高质量、均匀性好的薄膜。
按反应激活方式分
- 热活化式 CVD：（未详细提及反应激活原理，但可推测依靠热能使反应气体活化进行反应）
- 等离子体增强 CVD（PECVD）：射频辉光放电物理过程与化学反应结合，增加高频电场使气体电离成等离子体，带电粒子加速使反应气体电离或激活成活性基团成膜，工艺温度低，对深宽比高沟槽填充好，薄膜与硅片粘附性好，淀积速率高，膜致密性高，适合淀积热稳定性差材料，主要生长用于钝化和多层布线电介质的氮化硅和二氧化硅。

三、外延生长

（一）外延分类

根据外延层与衬底材料分
- 同质外延：包括真同质外延和准同质外延。
- 异质外延：包括真异质外延和准异质外延。
根据掺杂浓度分
- 正外延：（未详细提及与反外延的区别，但从应用可知对器件性能有积极影响）
- 反外延：（未详细提及特性）
根据生长方式分
- 间接外延：（未详细提及生长方式特点）
- 直接外延：（未详细提及生长方式特点）

（二）硅气相外延生长过程

清洁：对硅衬底清洁，常用方法有在高温氢气气氛中使硅表面自然氧化层与氢气反应，或在超高真空中使氧化层自然脱附并用等离子体刻蚀去除二氧化硅。
装炉：将清洁好的 wafer 放在石墨基座上装入反应炉，装炉前通入氮气或氢气净化，再通入氯化氢气体，反应炉有立式、桶式、卧式三种，生产多采用卧式。
换气：通入氢气排除室内空气，控制氢气流速避免杂质吹落 wafer。
升温：空气排完后快速升温至 1200℃左右。
气相抛光：用化学腐蚀法除掉 wafer 表面氧化层和晶格损伤，常用氯化氢抛光。
外延生长：通入反应气体，控制温度和流量开始生长，过程中温度和流量不能波动，反应气体通常是氢气和硅氯化物，不同硅氯化物生长条件和对外延层性质影响不同，目前普遍使用（文档中未明确提及，可根据前文生长条件对比分析最适合的硅氯化物）。外延层有 P 型、N 型、重掺杂和轻掺杂之分，掺杂可通过硅氯化物掺杂或外延结束后离子注入、扩散方式完成。
闭源降温、取片：外延生长结束后停止供气和掺杂源，通入高纯氢气恒温片刻后缓慢降温，降至室温通入氮气排空氢气后取片。

（三）外延层检测

外延层电阻率的测量：常用三探针、四探针和电容 - 电压法，三探针测量速度快、无破坏性，可精确测量电阻率为 0.1 - 5Ω・cm 外延层，测量步骤包括确定测量点、测量击穿电压和根据关系曲线查电阻率。
厚度测量：方法有称重法、层错法、磨角法和红外干涉法等，红外干涉法测量精确但限于特定电阻率范围外延层厚度测量，层错法利用层错形状边长与外延层厚度关系，通过腐蚀、显微镜测量计算厚度。

四、物理气相淀积（PVD）

（一）蒸发

真空蒸发：在真空室中加热金属使其原子或分子蒸发到真空中，淀积在基片表面形成金属膜，铝层厚度取决于蒸发源与基片距离、基片温度、真空度和蒸发时间，蒸发流程包括选金属源、清洁处理、抽真空、加热、蒸发、取片等步骤。
电子束蒸发：利用高电压加速聚焦电子束使金属熔化蒸发形成薄膜，优点是膜层纯度高、钠离子含量低、均匀、晶粒致密均匀、原料节省、应用广泛，核心是偏转电子枪，其工作过程包括灯丝发射电子、电子加速偏转、击中蒸发源使金属蒸发。电子经过电场加速，通过磁场旋转打到靶材上。

（二）溅射

溅射步骤：通入惰性气体，使其放电产生离子，离子加速轰击靶材料，靶材料原子或分子逸出并淀积在基片表面成膜。
等离子体产生：氩气辉光放电产生高能离子，辉光放电是低压气体中特殊气体放电现象，通过残余正离子轰击阴极产生二次电子使气体导电，有特殊亮暗区和发光现象。
溅射物理机制：氩离子轰击靶材传递能量，使靶材原子逸出，溅射产额受入射离子角度、质量、能量和靶材成分影响。
溅射方法
- 直流溅射：最早采用，阴阳两极加直流电压使氩气辉光放电溅射，但不适合溅射绝缘体，在集成电路制造中应用受限。
- 交流溅射（高频溅射、射频溅射）：可淀积金属和绝缘材料，效率与频率相关，频率过低或过高都有问题，虽可溅射各种材料但应用受限。
- 磁控溅射：靶电极后安装永久磁铁，电子在磁场作用下运动增加电离氩原子数，提高溅射和淀积速率，避免钠离子污染，台阶覆盖和均匀性好，应用广泛。
- 等离子溅射：在直流溅射基础上增加热灯丝阴极和辅助阳极，聚焦电子和离子成等离子束，离子轰击靶表面使原子飞溅沉积在衬底上。

（三）分子束外延生长（MBE）

分子束外延生长是一种在超高真空环境下，将原子或分子束蒸发到衬底表面形成外延层的技术。它具有以下特点：

分子束外延薄膜生长设备（MBE）

精确控制
- 能够精确控制外延层的厚度、成分和掺杂浓度，精度可达到原子层级别。这使得可以生长出具有特定电学和光学性质的超薄层结构，用于制造高性能的半导体器件，如量子阱激光器、高电子迁移率晶体管（HEMT）等。
- 例如，在生长量子阱结构时，可以精确控制阱层和垒层的厚度，使其达到纳米甚至亚纳米尺度，从而实现对电子能级的精确调控，产生量子限制效应，提高器件的性能。
高质量薄膜
- 由于生长过程在超高真空环境下进行，杂质污染极少，能够生长出高质量、晶体结构完美的外延层。这对于要求高载流子迁移率和低缺陷密度的器件应用非常关键，如高速集成电路和光电器件。
- 与其他外延生长技术相比，MBE 生长的薄膜具有更低的缺陷密度和更好的表面平整度，有利于提高器件的稳定性和可靠性。
原位监测
- 可以利用多种原位监测技术，如反射高能电子衍射（RHEED）、俄歇电子能谱（AES）等，实时监测外延层的生长过程和表面状态。通过这些监测手段，可以及时调整生长参数，确保外延层的质量和性能符合要求。
- RHEED 可以提供关于外延层晶体结构和生长模式的信息，帮助优化生长条件，实现原子级别的平整度控制。AES 则可以分析表面元素组成，检测杂质污染情况，保证薄膜的纯度。
低温生长
- 能够在相对较低的温度下进行外延生长，这对于一些对温度敏感的材料体系或需要在低温下实现特定掺杂的情况非常有利。低温生长可以减少热扩散效应，有利于精确控制杂质分布，同时避免高温对衬底和已生长层的不良影响。
- 例如，在生长一些含易挥发元素的化合物半导体时，低温生长可以防止元素的挥发损失，保持薄膜的化学计量比。在需要实现浅结掺杂的器件制造中，低温 MBE 生长可以减少杂质的扩散，实现更精确的掺杂分布。
灵活的材料组合
- 可以实现多种不同材料的组合生长，包括半导体、金属、绝缘体等，能够制备出复杂的异质结构和超晶格材料。这种灵活性为设计和开发新型功能材料和器件提供了广阔的空间。
- 例如，可以在半导体衬底上生长金属薄膜作为电极，或者生长绝缘层用于隔离不同的功能区域，同时精确控制各层的厚度和界面质量，实现高性能的器件集成。还可以生长不同带隙的半导体材料组成超晶格结构，用于制造具有特殊光电性质的器件，如红外探测器、太阳能电池等。

（四）物理气相淀积（PVD）工艺的应用与发展趋势

应用领域
- 集成电路制造：PVD 在集成电路中广泛用于金属布线层的制备，如铝、铜等金属薄膜的淀积。这些金属薄膜作为电路中的互连线，负责传输电信号，其质量和性能直接影响集成电路的速度、功耗和可靠性。随着集成电路技术的不断发展，对金属布线层的要求越来越高，如更小的线宽、更低的电阻和更好的台阶覆盖能力，这促使 PVD 工艺不断改进和创新。
- 磁记录介质：在硬盘等磁存储设备中，PVD 用于制备磁性薄膜，如钴、铁等金属及其合金薄膜。这些磁性薄膜是存储数据的关键层，通过改变磁性薄膜的磁化方向来记录和读取数据。PVD 工艺能够精确控制磁性薄膜的厚度、成分和磁性能，满足高存储密度和快速数据读写的需求。随着大数据时代的到来，对磁记录介质的存储容量和读写速度要求不断提高，推动了 PVD 技术在该领域的持续发展。
- 光学器件：PVD 在光学领域应用于制备各种光学薄膜，如反射膜、增透膜、滤光膜等。这些光学薄膜可以改变光的传播特性，如反射率、透射率和偏振态，广泛应用于激光器、光学传感器、显示器等光学器件中。例如，在激光器中，高反射率的光学薄膜可以用于构成谐振腔，提高激光的产生效率和输出功率；在显示器中，增透膜可以减少光的反射损失，提高图像的清晰度和亮度。随着光学技术的不断进步，对光学薄膜的性能和功能要求也日益多样化，PVD 工艺在光学器件制造中的地位愈发重要。
- 装饰涂层：PVD 工艺还用于在金属、陶瓷、塑料等材料表面制备装饰性薄膜，赋予产品美观、耐磨、耐腐蚀等性能。常见的装饰性 PVD 涂层包括金色、银色、黑色等各种颜色的金属或类金属薄膜，广泛应用于珠宝、手表、手机外壳、汽车内饰等产品中。与传统的电镀等装饰工艺相比，PVD 装饰涂层具有环保、无毒、附着力强、色泽持久等优点，符合现代社会对产品美观和环保的要求，市场需求不断增长。
发展趋势
- 高精度和高均匀性：随着半导体器件和微机电系统（MEMS）等微型化产品的不断发展，对 PVD 薄膜的厚度精度和均匀性要求越来越高。未来的 PVD 设备将不断改进薄膜淀积过程中的控制技术，如采用更先进的气体流量控制系统、更精确的衬底温度控制和更优化的离子束能量分布等，以实现亚纳米级甚至原子级别的厚度控制和在大面积衬底上的高度均匀薄膜淀积。这将有助于提高微型器件的性能和成品率，推动相关产业的进一步发展。
- 新型材料和多功能薄膜：为了满足不同领域对材料性能的多样化需求，PVD 工艺将不断拓展可淀积材料的范围，开发新型功能薄膜。例如，在能源领域，研究人员正在探索利用 PVD 技术制备高效的光电转换薄膜、储能薄膜等；在生物医学领域，有望开发出具有生物相容性和特殊功能的薄膜材料，用于生物传感器、药物缓释系统等医疗器械的制造。同时，通过复合不同材料或设计多层结构，实现单一薄膜的多功能化，如同时具备导电、导热、光学和机械等多种性能，为新型器件的设计和制造提供更多可能性。
- 高沉积速率和大规模生产：在工业生产中，提高生产效率和降低成本始终是重要目标。未来 PVD 技术将致力于提高薄膜的沉积速率，同时保持或提高薄膜质量。这可能涉及到开发新的等离子体源、优化反应气体的输送和激发方式，以及改进设备的整体设计和工艺参数。此外，随着市场对薄膜产品需求的不断增长，PVD 工艺将向大规模自动化生产方向发展，通过集成先进的自动化控制系统和在线监测技术，实现高效、稳定的连续生产，提高生产规模和经济效益，满足日益增长的市场需求。
- 绿色环保和可持续发展：随着全球环保意识的增强，PVD 工艺也将朝着更加绿色环保和可持续的方向发展。一方面，研发和使用更加环保的原材料和气体，减少对环境有害的物质排放，如避免使用含氟气体等强温室效应物质；另一方面，优化工艺过程，降低能源消耗，提高资源利用率。例如，开发新型的等离子体激发技术，降低设备运行所需的功率，或者改进薄膜生长工艺，减少原材料的浪费。此外，对废旧 PVD 设备和薄膜产品的回收利用技术也将得到更多关注，以实现整个产业链的可持续发展。

标签：生长,氧化,薄膜,外延,工艺,CVD,二氧化硅
From： https://blog.csdn.net/cp89998/article/details/144064000

薄膜与 CVD 工艺