目录
前言
这个专栏会专门讲一些Verilog的知识,后续会慢慢更新,欢迎关注
Verilog专栏
控制信号的书写规范
//不推荐
//Example 1:
if (A && (B | C))
//推荐
//Example 2:
assign D = A && (B | C);
if (D)
标签:&&,书写,规范,Verilog,信号,Example
From: https://blog.csdn.net/2201_75757246/article/details/142981710