首页 > 其他分享 >【TES817】l基于XCZU19EG FPGA的高性能实时信号处理平台

【TES817】l基于XCZU19EG FPGA的高性能实时信号处理平台

时间:2024-09-27 10:36:06浏览次数:8  
标签:PS XCZU19EG FPGA 支持 PL TES817 接口 板卡

板卡概述

TES817是一款基于ZU19EG FPGA的高性能实时信号处理平台,该平台采用1片高性能的FPGA:XCZU19EG-2FFVC1760I作为主处理器,FPGA的PL端外挂1组72位DDR4 SDRAM,用来实现超大容量数据缓存,FPGA的PS端外挂1组72位的DDR4 SDRAM的高速数据缓存,用来支持操作系统的运行。

该平台支持2个FMC+接口,每个FMC+接口支持16路高速GTH串行总线,FMC1接口支持84路LVDS数据接口,FMC2支持34路LVDS数据接口。

FPGA外挂4路QSFP28光纤,支持4路100Gbps光纤的实时传输速率。板卡还支持2路千兆以太网接口,用于指令和控制的传输。板卡对外有一个J30J调试接口,用来控制外设。该板卡适用于需要大规模逻辑处理资源的应用场景。

 

 

技术指标

l1、支持1片高性能FPGA:XCZU19EG-2FFVC1760I:

Ø1) CPU资源:4x ARM Cortex-A53,双核Cortex-R5 533MHz;

Ø2) GPU资源:Mali-400 MP2;

Ø3)逻辑资源:1143K;

2、 PS端接口以及资源:

1) PS端支持1组72位DDR4 SDRAM;

Ø2) PS端支持2片512Mbit QSPI FLASH闪存;

Ø3) PS端支持1片32GByt EMMC存储单元;

4)PS端支持1路DP接口输出;

Ø5) PS端支持2路CAN接口;

Ø6) PS端支持1路UART调试接口;

Ø7) PS端支持1个PCIE X1 M.2 NVME接口;

Ø8) PS端支持4个USB接口;

3、端接口以及资源:

Ø1) PL端支持1组72位DDR4 SDRAM动态缓存,速率2400M;

Ø 2)PL端支持4个QSFP28光纤接口,支持100G以太网;

Ø 3)PL端支持2路FMC+接口,每个FMC接口支持16路GTH;

Ø 4)PL端支持1个RJ45千兆以太网接口;

Ø 5)支持1路RS422接口;

Ø 6)支持16路GPIO接口;

4、物理与电气特征

Ø1) 板卡尺寸:160 x 200mm

Ø2) 板卡供电:5A max@+12V(±5%)

Ø3) 散热方式:自然风冷散热

l5、环境特征

Ø 工作温度:-40°~﹢85°C;存储温度:-55°~﹢125°C;

软件支持

l1、集成板级软件开发包(BSP):

Ø1) 提供底层各个接口驱动程序;

Ø2) 提供基于各个接口的软件集成;

l3)可根据客户需求提供定制化算法与系统集成:

应用范围

l1、雷达信号处理;

l2、视频图像处理;

 

标签:PS,XCZU19EG,FPGA,支持,PL,TES817,接口,板卡
From: https://www.cnblogs.com/qingyi2023/p/18435196

相关文章

  • FPGA Verilog基本语句(语法)FPGA入门
    本篇文章主要写了在Verilog环境下,FPGA基本语法和数据类型。可以通过导航键快速进入assign语句、always语句等其他内容!对于Verilog(FPGA):module     ...                   ==》构成主体endmodulemodule模块名(【端口......
  • (066)FPGA时钟--->(016)异步时钟
    1目录(a)FPGA简介(b)Verilog简介(c)时钟简介(d)异步时钟(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又......
  • (067)FPGA时钟--->(017)同步时钟
    1目录(a)FPGA简介(b)Verilog简介(c)时钟简介(d)同步时钟(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又......
  • 1. ZYNQ 2. MPSOC 3. FPGA 4. Vitis 5. 项目
    ###1.建立VitisSDK自带的HelloWorld工程首先,我们需要在VitisSDK中创建一个基本的HelloWorld工程。这是学习FPGA开发和ZYNQMPSOC平台的重要第一步。HelloWorld工程的主要目的是验证开发环境的正确性以及熟悉基本的编程流程。####步骤:-打开VitisSDK。-创建一......
  • 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.6】
    4.2.3IR与FIR滤波器的比较        IIR滤波器与FIR滤波器是最常见的数字滤波器,两者的结构及分析方法相似。为更好地理解两种滤波器的异同,下面对其进行简单的比较,以便在具体工程设计中更合理地选择滤波器种类,以更少的资源获取所需的性能。本节先直接给出两种滤波......
  • 数字调制解调技术的MATLAB与FPGA实现-FPGA实现数字信号处理基础 【2.8】
    4.5滤波器设计分析工具        FDATOOL(FilterDesign&AnalysisTool)是MATLAB信号处理工具箱里专用的滤波器设计分析工具,MATLAB6.0以上的版本还专门增加了滤波器设计工具箱(FilterDesignToolbox)。FDATOOL可以设计包括FIR和IR的几乎所有基本的常规滤波器,它操作......
  • 锁相环技术原理及FPGA实现【4.7】
    5.1.3为什么研究线性时不变系统        从前面的分析可知,线性系统不一定是时不变系统,时不变系统不一定是线性系统。比如,式(5-5)表示的系统是时不变系统,但不是线性系统(是增量线性系统);式(5-12)表示的系统是时不变系统,但不是线性系统(也不是增量线性系统);式(5-15)表示的系......
  • FPGA与Matlab图像处理之直方图均衡化
    文章目录一、什么是直方图?二、什么是直方图均衡化?三、Matlab实现直方图均衡化的步骤第一步:彩色图像转成灰度图像第二步:提取亮度通道的直方图第三步:累计亮度通道的像素值频率第四步:映射到新的灰度值四、Verilog实现直方图均衡化第一步:Verilog实现彩色图像转灰度图像4.......
  • fpga学习日志
    学习目标:高速、复杂协议或算法、神经网络加速本学习是以赛灵思Xilinx的Vivado为开发1.底层结构:FPGA主要有六部分组成:可编程输入输出单元(IO)、可编程逻辑单元(CLB)、完整的时钟管理、嵌入块状RAM、布线资源、内嵌的底层功能单元和内嵌专用硬件模块。其中最为主要的是可编程输出......
  • 高频和FPGA通信
    在高频交易(High-FrequencyTrading,HFT)环境中,FPGA(Field-ProgrammableGateArray)的使用已经成为提高交易速度和效率的关键技术。FPGA能够在硬件级别执行特定的计算和处理任务,这使得它们在处理大量数据和执行复杂算法时具有显著的速度优势。以下是FPGA在高频交易中的应用以......