DDR4在数据传输过程中，高电平功耗相对较低的原因主要与其采用的电平接口标准和内部机制有关。具体来说，这可以归结为以下几个方面：
- POD电平接口标准
DDR4摒弃了上几代内存产品普遍使用的SSTL电平接口，转而采用了一种新的I/O架构——POD（Pseudo Open Drain，伪漏极开路）。与SSTL相比，POD电平在输出高电平时具有更低的功耗特性。
输出高电平时无电流流动：在POD电平中，当驱动端输出高电平时，由于驱动端和接收端端接电压均为VDDQ（通常为1.2V或更低），因此没有电流流动，从而降低了功耗。相比之下，SSTL电平在输出高电平时会继续有消耗电流，且电流大小与输出低电平时一致。
2. DBI（Data Bus Inversion）功能
DDR4引入了DBI功能，即数据总线翻转。这个功能与POD电平密不可分，也是DDR4降低功耗的一个重要手段。
数据总线翻转机制：DBI功能允许在一个字节里0的位数大于1的位数时，将0和1反转，以降低功耗。例如，当8bit lane中有至少有5个DQ都是低时，所有的Bit将会被翻转，并且DBI信号置低，用来指示数据线的反转。通过这个方法，可以尽量保证在数据传输过程中，有更多的信号线处于高电平状态，从而降低整体功耗。
3. 其他功耗优化措施
除了POD电平和DBI功能外，DDR4还采用了多种节能技术来进一步降低功耗。
降低工作电压：DDR4将工作电压从DDR3的1.5V降低至1.2V甚至更低，这一改进不仅有助于减少能耗，还提高了内存的能效比。
采用先进的电路设计：DDR4采用了更高效的信号传输技术和更先进的电路设计，使得数据在内存与CPU之间的传输更加迅速且功耗更低。
综上所述，DDR4在数据传输过程中高电平功耗较低的原因主要得益于其采用的POD电平接口标准和DBI功能等内部机制。这些机制共同作用，使得DDR4在保持高性能的同时，能够实现更低的功耗和更好的能效比。