首页 > 其他分享 >【xilinx】Vivado : 解决 I/O 时钟布局器错误:Versal 示例

【xilinx】Vivado : 解决 I/O 时钟布局器错误:Versal 示例

时间:2024-08-25 17:54:52浏览次数:10  
标签:BUFGCE BUFGCTRL placed 示例 Vivado Versal clock BUFG 时钟

示例详细信息:

设备: XCVM1802 Versal Prime
问题:尽管使用 CCIO 引脚作为时钟端口,但该工具仍返回 I/O 时钟布局器错误

错误:

<span style="background-color:#f3f3f3"><span style="color:#333333"><code>ERROR: [Place 30-675] Sub-optimal placement for a global clock-capable IO pin and BUFG pair.If this sub optimal condition is acceptable for this design, you may use the CLOCK_DEDICATED_ROUTE constraint in the .xdc file to demote this message to a WARNING. However, the use of this override is highly discouraged. These examples can be used directly in the .xdc file to override this clock rule.
    < set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets <output net of input buffer>] >
 
    <Differential input buffer name> (IBUFDS.O) is locked to IOB_X14Y9
    <Clock Buffer BUFGCE> (BUFGCE.I) is provisionally placed by clockplacer on BUFGCE_X2Y23
 
    The above error could possibly be related to other connected instances. Following is a list of
    all the related clock rules and their respective instances.
 
    Clock Rule: rule_bufgce_bufg_conflict
    Status: PASS
    Rule Description: Only one of the 2 available sites (BUFGCE or BUFGCE_DIV/BUFGCTRL) in a pair can be
    used at the same time
    <Clock Buffer BUFGCE> (BUFGCE.O) is provisionally placed by clockplacer on BUFGCE_X2Y23
 
Resolution: A dedicated routing path between the two can be used if: (a) The global clock-capable IO (GCIO) is placed on a GCIO capable site (b) The BUFG is placed in the same bank of the device as the GCIO pin. Both the above conditions must be met at the same time, else it may lead to longer and less predictable clock insertion delays.
ERROR: [Place 30-1161] Could not place all instances for rule!
    Clock Rule: rule_bufg_ctrl_in_shadow_regions_driven_by_one_fabric
    Rule Description: Only one connection is available for BUFGCE/BUFGCTRL driven by a non IO/Clock element in shadow clock regions.
 
    <Load> (FDRE.Q) cannot be placed
    <Another Clock buffer> (BUFGCTRL.I1) is provisionally placed by clockplacer on BUFGCTRL_X11Y7 Please ensure there are no physical constraint that prevent a legal placement.
 
ERROR: [Place 30-1161] Could not place all instances for rule!
    Clock Rule: rule_bufg_ctrl_in_shadow_regions_driven_by_one_fabric
    Rule Description: Only one connection is available for BUFGCE/BUFGCTRL driven by a non IO/Clock element in shadow clock regions.
 
    <Load> (FDRE.Q) cannot be placed
    <Another Clock Buffer> (BUFGCTRL.I1) is provisionally placed by clockplacer on BUFGCTRL_X11Y6 Please ensure there are no physical constraint that prevent a legal placement.</code></span></span>

当我们生成网络的原理图并将其扩展到该网络的源和负载时,我们得到以下原理图。

这里,端口被分配给来自 HDIO 组的 CCIO 引脚,该引脚位于设备左上角的时钟区域,即 L35,而 BUFGCE 则由 I/O 时钟布局器放置在设备的底行时钟区域。

将此行为与表中的规则 1 关联,很明显该工具应该将 BUFG 放置在与端口(即 X0Y4)相同的时钟区域。


使用以下命令列出时钟区域X0Y4中的所有BUFG,我们可以看到有一些可用的BUFG。

show_objects [get_sites -filter {CLOCK_REGION == X0Y4 } BUFGCE*]

因此决定的约束是 BUFG 上的 CLOCK_REGION 到 X0Y4

set_property CLOCK_REGION X0Y4 [get_cells <BUFG>]  

在随后的约束运行中,该工具在放置过程中没有出错,并且发现所有的 BUFG 都被放置到同一个时钟区域,因此遵循规则 1。

注意:黄色标记的站点和蓝色标记的站点是 X0Y4 时钟区域中的 BUFGCE 站点。


查看此设计中此端口和 BUFG 的完整行为,它看起来像是一个错误,已在 Vivado 的后续版本中修复。(苏拉杰·乔索)

 

 

标签:BUFGCE,BUFGCTRL,placed,示例,Vivado,Versal,clock,BUFG,时钟
From: https://blog.csdn.net/sqqwm/article/details/141366303

相关文章

  • Java行为型设计模式-访问者模式(含二叉树场景示例)
    1.访问者模式简介访问者模式(VisitorPattern)是一种行为型设计模式,其主要目的是将数据结构与数据操作解耦。用于将数据结构和在数据结构上的操作分离开来。‌这种模式允许在不修改数据结构的情况下,定义新的操作。2.访问者模式角色访问者模式的主要角色包括:2.1抽象访问......
  • 高德地图SDK Android版开发 8 覆盖物示例2动画
    高德地图SDKAndroid版开发8覆盖物示例2动画前言动画相关的类和接口帧动画MarkerOptionsAnimation动画Animation类及其子类AnimationTranslateAnimationRotateAnimationAlphaAnimationScaleAnimationAnimationSetMarker动画示例界面布局MapMarkAnimate类常量成员变......
  • RabbitMQ 入门示例
    参考:BV15k4y1k7EpRabbitMQ相关概念及简述中简单介绍了RabbitMQ提供的6种工作模式。下面以简单模式为例,介绍RabbitMQ的使用。新建工程先新建Maven工程RabbitMQ作为父工程,在父工程下新建三个子模块:common:公共包producer:生产者consumer:消费者在三个模块中添加......
  • ensp 中 wlan 的配置过程和示例
    一、拓朴:要求:vlan20用于笔记本上网,使用Huawei信号,vlan30用于手机上网,使用Huawei-5G信号二、配置过程:        1、SW1基本配置:        起vlanbatch102030,10为管理vlan,20、30分别为办公vlan和guestvlan        到AC接口为trunk,允许vl......
  • linux下试验中间件canal的example示例-binlog日志的实时获取显示以及阿里巴巴中间件ca
    一、linux下试验中间件canal的example示例-binlog日志的实时获取显示    今天重装mysql后,进行了canal的再次试验,原来用的mysql5.7,今天重装直接换了5.6算了。反正测试服务器的mysql也不常用。canal启动后日志显示examplepreparetofindstartpositionjustshowmaste......
  • 基于SpringBoot的智慧党建系统+uniapp移动端+LW示例参考
    1.项目介绍技术栈+环境:SpringBoot+thymeleaf+uniapp+IDEA+Navicat+MySQL功能介绍:后端功能:首页管理(轮播图、通知公告、新闻管理)、用户管理(用户信息、用户反馈、用户订单、用户动态)、其他管理(题库管理、任务管理)移动端:学习模块、游戏学习模块、打卡签到、积分商城、问题咨......
  • Java行为型设计模式-状态模式(含电梯场景示例)
    1.状态模式简介状态模式(StatePattern)是一种行为型设计模式,它允许一个对象在其内部状态改变时改变它的行为,对象看起来似乎修改了它的类。状态模式的目的是让状态转换显式,并且使得状态转换代码集中在一个地方,不需要使用多重条件语句。状态模式(StatePattern)用于解决系统中对......
  • WebGL入门(008):WebGLObject 简介、使用方法、示例代码
    还是大剑师兰特:曾是美国某知名大学计算机专业研究生,现为航空航海领域高级前端工程师;CSDN知名博主,GIS领域优质创作者,深耕openlayers、leaflet、mapbox、cesium,canvas,webgl,echarts等技术开发,欢迎加底部微信(gis-dajianshi),一起交流。No.内容链接1Openlayers【入门教程】-......
  • 全新Versal HBM 系列自适应 SoC:XCVH1542-1MSEVSVA3697、XCVH1542-2MLELSVA4737、XCVH1
    系列概述VersalHBM系列具有快速内存、安全连接和自适应计算的异构集成,可消除内存绑定的计算密集型工作负载(如机器学习、数据库加速、下一代防火墙和高级网络测试仪)的处理和内存瓶颈。它从底层开始构建,以适应不断发展的算法、协议和数据速率。与VersalPremium系列*相比,通过集......
  • 实验1 熟悉 VIVADO 编译环境
    一 实验目的1.熟悉VIVADO的编译环境2.熟悉在VIVADO 环境下运用VerilogHDL 语言的编程开发流程,包括源程序的编写、编译、模拟仿真及程序下载。二  实验内容1.VIVADO环境下源程序的编写、编译2.模拟仿真3.程序下载三  实验要求1.在VIVADO环境下完成三人表决......