0 参考资料
FM24W256（Cypress公司生产）数据手册
本例使用的FM24W256（soic-8封装）引脚示意图如下：
1 写保护
WP引脚是写保护引脚，当WP被拉高时FM24W256写入无效，拉低时才能正常写入数据。该引脚在芯片内部下拉。相关描述如下：
2 FM24W256设备地址
和AT24CXX系列EEPROM类似，FM24W256也使用A0-A2三个引脚作为设备地址配置引脚。相关描述如下：
需要注意，这三个引脚在芯片内部被下拉。
最后构成的设备地址格式如下：
举例说明：
如果A0-A3均接高电平，则设备地址为：0xAE
注：
bit0位在I2C协议中是读写位
3 FM24W256读写方式
3.1 FM24W256读取方式
FM24W256支持以芯片内部地址为起始地址的顺序读取（不限制读取数量，超过存储容量则卷绕回0），也可以指定芯片内部地址来实现对存储器任意地址数据读取（随机读取）。
（1）顺序读取时序图
（2）随机读取时序图
3.2 FM24W256写入方式
FM24W256的写入均需要指定数据起始地址，时序图如下：
