根据之前遇到的问题Vivado关联Modelsim仿真时一直卡在Executing analysis and compilation step…的解决我在Tcl Console窗口查看出现的Error信息。
出现报错：Error: (vlog-7) Failed to open design unit file “XXXXX” in read mode
查阅网上解决办法Vivado Error: (vlog-7) Failed to open design unit file “…“_说原因是文件路径名称过长，而我的工程层级是在根目录下创建，并且我修改工程到更短的路径，但是仍然未解决，并且报错的文件地址是修改前的地址，并不是最新的文件地址，说明我的报错并不是因为路径过长造成。
而我修改了工程文件的地址，仍然报错之前的地址，说明问题就出现在这里，说明工程索引到了之前的文件地址，经过查找在Sources下的Libraries下查找到报红的文件，并且索引的正是该文件，如果是不需要的或修改前的文件，选择并右键Remove File from Project. …即可解决该报错。
所以遇到该情况可能由于两个原因造成：
解决办法一：将工程移动到根文件夹或短路径中，或改短文件名。
解决办法二：删除掉Libraries中报红的文件。(打开工程出现Critical warmning： Could not find the file ‘XXX’.也可以用该方法)
