首页 > 其他分享 >中端 20 纳米 FPGA:10AX115N4F45E3LG、10AX115N2F45I2LG、10AX115N2F45I1SG、10AX115N1F45I1SG(参数)

中端 20 纳米 FPGA:10AX115N4F45E3LG、10AX115N2F45I2LG、10AX115N2F45I1SG、10AX115N1F45I1SG(参数)

时间:2024-06-11 15:13:04浏览次数:10  
标签:10AX115N2F45I1SG ALM 10AX115N2F45I2LG FPGA 电源 工作温度 mV 电压

Arria® 10器件系列包括高性能,低功耗的20 nm中端FPGA和SoC。

Arria® 10器件系列实现了:

  • 比上一代中高端FPGA更高的性能。
  • 通过一套综合节能技术来降低功耗。

Arria® 10器件专为各领域中高性能、功耗敏感的中端应用而设计。

Arria® 10 GX 1150 FPGA系列器件:
10AX115H3F34E2LG
10AX115H4F34E3SG
10AX115H1F34I1SG
10AX115H3F34I2LG
10AX115H4F34I3LG
10AX115H4F34E3LG
10AX115H4F34I3SG
10AX115H2F34E2SG
10AX115H3F34E2SG
10AX115H2F34E1SG
10AX115H2F34I2LG
10AX115H3F34I2SG
10AX115N1F45I1SG
10AX115N2F45I1SG
10AX115N2F45I2LG
10AX115N4F45E3LG
10AX115N4F45I3LG
10AX115N2F45I2SG
10AX115N4F45E3SG
10AX115N3F45I2SG
10AX115R2F40E2SG
10AX115R2F40I2LG
10AX115R2F40E1SG

Arria® 10 GX FPGA 采用 20 纳米工艺,能够提供高性能,支持高达 17.4 Gbps 的芯片到芯片数据传输速率、高达 12.5 Gbps 的背板数据传输速率以及多达 115 万个等效逻辑单元。

中端 20 纳米 FPGA:10AX115N4F45E3LG、10AX115N2F45I2LG、10AX115N2F45I1SG、10AX115N1F45I1SG——明佳达

FPGA参数:

10AX115N1F45I1SG
逻辑元件数量:1150000 LE
自适应逻辑模块 - ALM:427200 ALM
嵌入式内存:52.99 Mbit
输入/输出端数量:768 I/O
电源电压-最小:870 mV
电源电压-最大:980 mV
最小工作温度:- 40°C
最大工作温度:+ 100°C
数据速率:17.4 Gb/s
收发器数量:48 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-1932
最大工作频率:1.5 GHz
湿度敏感性:Yes
工作电源电压:950 mV

10AX115N2F45I1SG
逻辑元件数量:1150000 LE
自适应逻辑模块 - ALM:427200 ALM
嵌入式内存:52.99 Mbit
输入/输出端数量:768 I/O
电源电压-最小:870 mV
电源电压-最大:980 mV
最小工作温度:- 40°C
最大工作温度:+ 100°C
数据速率:17.4 Gb/s
收发器数量:48 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-1932
最大工作频率:1.5 GHz
湿度敏感性:Yes
工作电源电压:950 mV

10AX115N2F45I2LG
逻辑元件数量:1150000 LE
自适应逻辑模块 - ALM:427200 ALM
嵌入式内存:52.99 Mbit
输入/输出端数量:768 I/O
电源电压-最小:870 mV
电源电压-最大:980 mV
最小工作温度:- 40°C
最大工作温度:+ 100°C
数据速率:17.4 Gb/s
收发器数量:48 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-1932
最大工作频率:1.5 GHz
湿度敏感性:Yes
工作电源电压:950 mV

10AX115N4F45E3LG
逻辑元件数量:1150000 LE
自适应逻辑模块 - ALM:427200 ALM
嵌入式内存:52.99 Mbit
输入/输出端数量:768 I/O
电源电压-最小:870 mV
电源电压-最大:980 mV
最小工作温度:0°C
最大工作温度:+ 100°C
数据速率:17.4 Gb/s
收发器数量:48 Transceiver
安装风格:SMD/SMT
封装 / 箱体:FBGA-1932
最大工作频率:1.5 GHz
湿度敏感性:Yes
工作电源电压:950 mV

应用
• 20x10G 光传送
• 广播和专业音视频设备
• 军用雷达/FlexDar

与竞争对手相比,利用公开的 OpenCore 设计,Arria® 10 FPGA 和 Soc FPGA 不但在内核性能方面提高了一个速度级别1,还提供了高达 20% 的 fMAX 优势,且与前代 FPGA 和 SoC FPGA 相比,功耗降低高达 40%。Arria® 10 FPGA 和 Soc FPGA 提供了最佳性能、能效和小外形封装,是一系列广泛应用的理想选择,如通信、数据中心、军事、广播、汽车和其他 FPGA 中端应用。

注:本文部分内容与图片来源于网络,版权归原作者所有。如有侵权,请联系删除!

标签:10AX115N2F45I1SG,ALM,10AX115N2F45I2LG,FPGA,电源,工作温度,mV,电压
From: https://www.cnblogs.com/mingjiada/p/18242067

相关文章

  • 关于计算核心先进性和稳定性的差异以及CPU/MCU/PLC/工控机/DSP/FPGA/PAC/SOC/GPU/NPU/
    各种名称的关系PLC分为组合式和一体式,整体上落后于个人商用主机主要使用梯形图语言(LD)、指令表语言(IL)、功能模块图语言(FBD)、顺序功能流程图语言(SFC)、结构化文本语言(ST)编程为什么PLC贵为什么PLC使用的处理器都比较低端?(比如低端赛扬甚至STM32)PLC无需进行多任务处理CPU越......
  • (16)DAC接口--->(001)FPGA实现AD5601接口(一)
     (001)FPGA实现AD5601接口(一)1目录(a)FPGA简介(b)IC简介(c)Verilog简介(d)FPGA实现AD5601接口(一)(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半......
  • RGMII接口--->(011)FPGA实现RGMII接口(十一)
     (011)FPGA实现RGMII接口(十一)1目录(a)FPGA简介(b)IC简介(c)Verilog简介(d)FPGA实现RGMII接口(十一)(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种......
  • FPGA数字信号处理之:PID调节算法的实现
    一、定义        PID控制是经典控制理论中控制系统的一种基本调节方式,是具有比例、积分和微分作用的一种线性调节规律,它基于对被控对象的测量值与设定值之间的差异进行调整来实现稳定和精确的控制。        PID控制器由比例单元(P)、积分单元(I)和微分单元(D)组成,......
  • 基于FPGA的图像直方图均衡化处理verilog实现,包含tb测试文件和MATLAB辅助验证
    1.算法运行效果图预览FPGA的仿真图如下:   将数据导入MATLAB,对比结果如下:  2.算法运行软件版本MATLAB2022a vivado2019.2 3.部分核心程序  `timescale1ns/1ps////Company://Engineer:////CreateDate:2023/01/1901:47:15//DesignNa......
  • 搬运文档+个人总结:FPGA和ZYNQ的上电启动时序(编辑中)
    ZYNQ的上电时序主要参考的UG585。PS_POR_B复位引脚解除断言后,硬件立即对引导带引脚进行采样,并可选择启用PS时钟PLL。然后,PS开始执行片上ROM中的BootROM代码以启动系统。POR会重置整个设备,而不会保存先前的状态。非POR类型的复位也会导致BootROM执行,但硬件不会对......
  • FPGA数字信号处理之:小波变换算法的实现
    一、定义        小波变换(wavelettransform,WT)是一种新的变换分析方法,它继承和发展了短时傅立叶变换局部化的思想,同时又克服了窗口大小不随频率变化等缺点,能够提供一个随频率改变的“时间-频率”窗口,是进行信号时频分析和处理的理想工具。它的主要特点是通过变换能够......
  • 含税仅498元起!复旦微ARM + FPGA SoC全国产工业核心板,性价比真高!
     ......
  • 基于FPGA的图像一维FFT变换IFFT逆变换verilog实现,包含tb测试文件和MATLAB辅助验证
    目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览fpga仿真结果matlab调用FPGA的仿真结果进行图像显示2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序..................................
  • 【FPGA约束】如何对fpga进行io约束
            对FPGA进行I/O输入输出约束是确保设计满足电气和物理要求的重要步骤。以下是在Vivado环境中设置I/O约束的一般步骤:1.确定I/O引脚需求根据电路设计和FPGA芯片手册,确定每个I/O引脚的物理位置、电气特性(如电压标准)以及其他相关属性。2.使用Vi......