用户接口 GMII 接口的同步时钟为 IP 核的输出时钟 userclk2。 GMII 发送时序 GMII 接收时序 independent_clock_bufg independent_clock_bufg 是频率为 200MHz 的输入时钟。在 IP 核的 example design 中,GMII 接口连接了 IDELAYE2,并作为 IO 与芯片引脚连接。independent_clock_bufg 输入的 200MHz 时钟便作为 IDELAYCTRL 的参考时钟。在本例程中,GMII 作为内部信号,不用作 IO 口,所以不需要使用 IDELAYCTRL。 除此之外,independent_clock_bufg 还供 IP 核内部的其他逻辑使用。因此,无论是否需要使用 IDELAYCTRL,independent_clock_bufg 都必须输入 200MHz 的时钟。后缀 bufg 表示该 200MHz 时钟进 入 independent_clock_bufg 端口前就已经通过 BUFG 进入了全局时钟网络。 signal_detect 要使 IP 核正常工作,需要将 signal_detect 置 1。 Configuration_Vector Configuration_Vector 用于配置 IP 核的基本工作模式,可替代 MDIO 接口的功能。其具体含义 如下图所示。 an_adv_config_vector 用于配置 IP 核的自协商功能,其具体含义如下图所示。对于 1000BASEX 模式,只需要关注 bit5,bit8~7,bit13~12。 在本例程中,an_adv_config_vector 的设置如下。使能全双工,不使用暂停进行流量控制,无 错误状态。 assign an_adv_config_vector = 16'b0000000000100001; Status_Vector Status_Vector 反应了 IP 核工作状态,其具体含义如下图所示。可以把其中的若干个信号接至 LED 灯上进行观察。其中比较重要的几个信号分别为 bit0、bit1、bit12。
标签:independent,clock,IP,千兆,SFP,GMII,以太网,bufg,时钟 From: https://blog.csdn.net/cckkppll/article/details/139510397