零、基于FPGA的贪吃蛇游戏设计概述

1. 代码结构

系统模块如图所示：

snake_top.v：顶层模块，例化子模块，连接及与外部信号通信；

game_ctrl_unit.v：游戏状态控制模块，控制状态转换和输出；

snake.v:控制蛇身运动方向和蛇身增长；

appple_generate.v：通过加法产生随机的食物坐标；

VGA_ctrl.v：色块显示及文字，图片显示；

ROM_IP：存储图片；

score_ctrl.v：游戏得分及转换成BCD码；

seg_display.v：数码管显示。

PLL IP：将50MHz分频成25MHz。