首页 > 其他分享 >pat mooc 浙江大学数据结构 01-复杂度1 最大子列和问题

pat mooc 浙江大学数据结构 01-复杂度1 最大子列和问题

时间:2024-03-27 16:33:24浏览次数:19  
标签:输出 mooc 01 pat 子列 int max sum 样例

输入格式:
输入第1行给出正整数K (≤100000);第2行给出K个整数,其间以空格分隔。

输出格式:
在一行中输出最大子列和。如果序列中所有整数皆为负数,则输出0。

输入样例:

6
-2 11 -4 13 -5 -2

输出样例:

20

#include <stdio.h>
int main()
{
	int k,n;
	int sum=0;
	int max=0;
	scanf("%d",&k);
	int i;
	for (i=0;i<k;i++){
		scanf("%d",&n);
		sum+=n;
		if(sum>max){
			max=sum;
		}else if(sum<0){
			sum=0;
		}	
	}
	printf("%d\n",max);
	
	
	
	return 0;
}

标签:输出,mooc,01,pat,子列,int,max,sum,样例
From: https://blog.csdn.net/2301_80161204/article/details/137081322

相关文章

  • buuctf之pwn1_sctf_2016
    一、查看属性首先还是必要的查看属性环节:可以知道该文件是一个x86架构下的32位小段ELF程序我们可以先执行一下看看:二、静态分析扔到IDA中看一下,主函数没什么用,这里的vuln函数是必进的,我们进去看看vuln函数这个函数整体分析下来,我也看不太明白是干啥,看到了fgets函数,但......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(五)之ZYNQ的三种启动方式-JTAG、SD card、Flash
    前言:前面我们都是使用JTAG方式下载比特流文件,然后下载elf文件,最后点击Runas或者Debugas来运行程序。JTAG方式是通过tcl脚本来初始化PS,然后用JTAG收发信息,优点是可以在线调试,缺点是断电后程序就丢失了。为了解决程序丢失的问题,可以制作镜像文件烧写到sd卡或者flash中,上电即......
  • 01-VulkanTutorial代码整理
    创建Vulkan实例//01_instance_creation.cpp#defineGLFW_INCLUDE_VULKAN#include<GLFW/glfw3.h>#include<iostream>#include<stdexcept>#include<cstdlib>constintWIDTH=800;constintHEIGHT=600;classHelloTriangleApplication......
  • 前端学习-UI框架学习-Bootstrap5-001-了解和安装
    菜鸟教程链接如何安装/使用两种安装方式:使用Bootstrap5CDN。在index.html文件的head标签内,添加:<!--新Bootstrap5核心CSS文件--><linkrel="stylesheet"href="https://cdn.staticfile.net/twitter-bootstrap/5.1.1/css/bootstrap.min.css"><!--popper.m......
  • P10185的题解
    (一)考虑对每一种颜色单独求解。对于一次第\(k\)种的“循环”,美丽度会加上\[\sum_{i=1}^{a_k}C_{n}^{i}\timesv_k^{i}=(v_k+1)^{a_k}-1\]相信大家都学过二项式定理。“循环”次数取决于其他珠子是否出现,即\(2^{\sum_{i=1}^{a_i}-a_k}\)。再将两式相乘就愉快AC了。(二)警......
  • uniapp开发iOS——Xcode无法运行到运行真机提示 Executable Path is a Directory
    软件版本:Xcode14模拟器型号:Apple14Pro真机型号:Apple6sPlus异常描述:模拟器都能正常运行,Apple6sPlus运行就报错如下:解决方法:TARGET->BuildSettings->Architectures->ExcludeArchitectures里面把arm64都删掉,重新building就好了。注:删除这两个配置的时候双击会出现......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(四)之GPIO的三种方式:MIO、EMIO、AXI_GPIO
    前言:ZYNQ7000有三种GPIO:MIO,EMIO,AXI_GPIOMIO是固定管脚的,属于PS,使用时不消耗PL资源;EMIO通过PL扩展,使用时需要分配管脚,使用时消耗PL管脚资源;AXI_GPIO是封装好的IP核,PS通过M_AXI_GPIO接口控制PL部分实现IO,使用时消耗管脚资源和逻辑资源。使用的板子是zc702。1.MIO方式Zynq7000......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(三)之HelloWorld实验(最小系统)(纯PS)
    前言:使用的板子是zc702。用Vivado的IP核搭建最小系统,包括ARM核(CPUxc7z020),DDR3(4×256M),一个UART串口(MiniUSB转串口),纯PS,通过串口打印出HelloWorld,工程虽小,五脏俱全,算是一种朝圣。配置要和板子对应,大家注意修改。操作步骤:硬件部分1.新建Vivado工程选择芯片型号xc7z020clg484_1......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(二)之奇数分频和逻辑分析仪(ILA)的使用
    前言:偶数分频容易得到:N倍偶数分频,可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。奇数分频如何得到呢?第一部分 奇数分频奇数分频方法:N倍奇数分频,首先进行上升沿触发进行......
  • Xilinx ZYNQ 7000+Vivado2015.2系列(一)之流水灯(纯PL)
    原文链接:https://blog.csdn.net/u014485485/article/details/78056980前言:学习Xilinx的ZYNQ7000系列,用的板子是zc702(注意不是zedboard),SOC型号是xc7z020。虽然设计思路一样,但不同的套件引脚和io标准是有区别的,zc702评估板的的外观图如下,可以对照下自己的板子:作为入门体验,本设......