-
CPU的组成
-
分诺依曼结构合格哈弗结构
-
一些简称的区别
范围 MPU<CPU<MCU
DSP是数字信号处理器，SOC是一个芯片集，是芯片集合构成的系统
-
层次化存储结构
分级存储的目的是平衡 容量，价格和速度之间的矛盾关系
各级存储之间基本有一个单位数量级的差别(1024)，寄存器(bit)，缓存MB，内存GB，硬盘TB
-
cache用途，解决CPU和存储系统之间的速度不对等。
cache的依赖于程序的局部性原理
CPU的cache程序员是不可以控制的，寄存器是可以通过程序控制的。
-
编址方式指的多个bit位的存储单元作为一组来存储数据
32位计算机的内存编址方式是32位，64位计算机内存编址方式是64位
如果编址方式的字长是8位（1Byte），那就就叫做按字节编址存储单元的个数=最大地址+1-最小地址
-
磁盘的原理
-
磁盘移壁算法
扫描算法(电梯算法)是双向的
循环算法是每次都移动到一边然后向另外一边扫描，是单向的
-
数据传输控制方式
程序中断方式，完成数据准备工作以后CPU参与，无需CPU全程等待等待。
DMA方式纯一件支持，无需CPU处理数据流
程序中断的时候数据是保留在栈中
-
总线
中线的特点：只能分时向总线发送数据，可以同时从总线接受数据
单工：任意时刻，信息只能又一方传递到另外一方
半双公：任意时刻，只能发送或者接受数据
全双公：任意时刻，两边可以同时发送或者接收数据。
-
CIRS和RIRS
复杂指令计算机有微码，开发周期长，目前家用电脑一般都是精简指令计算机，比如酷睿i系列，锐龙系列
精简指令计算机，指令少，研发周期短，支持高级语言，ARM架构的CPU一般是使用的精简指令集，如骁龙系列，苹果的m系列cpu
-
流水线
注意理论公式和实践公式的区别，实践公司相当于第一个周期全使用最长的阶段时间，默认我们使用理论公式
流水线指令的执行不一定是三个阶段
下面图中的t表示三个阶段中时间最长的那个阶段，是流水线瓶颈时间，也叫作周期
-
流水线的吞吐率和最大吞吐率
吞吐率：一秒执行的指令数。
最大吞吐率：忽略第一条执行的指令以后，计算出的吞吐率。
-
-
流水线加速比
加速比=原始执行时间/使用流水线以后的时间,是一个大于1的数
-
校验码
奇偶校验特点只能校验一位数据变化，不能纠错
CRC循环冗余校验，可以计算出任意位数的变化，但是不能纠错
海明码可纠错，可以检错，可纠错。
-
CRC 循环冗余校验计算方法
已知信息原文，和多项式，可以通过多项式得到多项式系数，然后信息原文后面加上多项式最高次幂个0以后，做短除法，得到的余数就是校验码，如果校验码小于最高次幂个，那么前面补0.如下图，多项式最高次幂是4，所以在原文后面补0000，多项式系数是10011，10111是原文+补的4个0，短除以10011，余数是1100，校验码也就是1100。
短除法的过程，如果位数不够就下落补齐，位数够就做异或运算得到余数，同0异1.
