- 浮点数表示：
- 1.一般尾数用补码，阶码用移码表示
- 2.阶码的位数决定数的表示范围，位数越多范围越大
- 3.尾数的位数决定数的有效精度
- 4.对阶时，小数向大数看齐，小数右移
- 弗林分类
- SISD 单指令但数据流 单处理器系统
- SIMD 单指令多数据流 陈列处理机 并行处理机 超级向量处理机
- MISD 多指令单数据流 流水线处理机
- MIMD 多指令多数据流
- （控制部分CU 处理器PU 中央处理器CPU）
- 指令系统分类
- CISC（复杂）：指令需要占用过多的CPU周期 周期长
- RISC（精简）：操作寄存器 增加了通用寄存器 适合采用流水线 多是单周期指令 寄存器多
- 流水线
- 流水线周期为执行时间最长的一段
- 实践公式 kt+（n-1）t 理论公式（t1+t2+.....tk）+（n-1）t
- 吞吐率：TP=指令条数/流水线执行时间（理论公式）
- 最大吞吐率：1/t （t为周期）
- 加速比S=不使用流水线时间/使用流水线时间（一般是大于一）
- 最大加速比 =k （k为工程的分段 例如 取指 3t 执行4t 总结2t 这样的k为3+）
- 超标量流水线
- 度大于等于2 相当于多个车间进行工作 例子：
- 度为1时 计算公式 （3+2+4）+（10-1）4 度为2时： （3+2+4）+（10/2-1）*4
- 层次化存储结构：
- Cache：高速缓存 功能：提高CPU数据输入输出的速率 在计算机存储系统体系中，Cache是访问速度最快的层次 使用Cache改善系统性能的依据是程序的局部性原理
- 如果以h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器周期时间，以读操作为例，使用Cache+主存储器的系统平均周期为t3，则t3 = t1*h+t2*(1-h) (1-h)又称为失效率
- 计算机存储系统采用的分级存储体系的理论依据是 （程序访问的局部性）
- Cache：高速缓存 功能：提高CPU数据输入输出的速率 在计算机存储系统体系中，Cache是访问速度最快的层次 使用Cache改善系统性能的依据是程序的局部性原理
- 局部性原理：
- 时间局部性：某条执行一旦被执行，不久后可能再次被执行，典型原因是由于程序中存在着大量的循环操作
- 空间局部性：一旦程序访问了某个存储单元，不久以后，其附近的存储单元也将被访问。即程序在一段时间内所访问的地址可能集中在一定的范围内，其典型情况是程序顺序执行
- 工作集理论：工作集是程序运行时被频繁访问的页面集合
- Cache页面淘汰
- 先进先出算法（FIFO） 近期最少使用算法（LRU）：根据局部性原理 LFU：统计使用次数最少
- 读写：
- 写直达：同时写Cache与内存
- 写回：只写Cache，淘汰页面时，写回内存
- 标记法：只写入内存，并将标志位清0，若用到此数据，需要再度调取
- 映像方式：
- Cache由硬件直接完成
- 直接相联映射：硬件电路简单，但冲突率很高
- 全相联映射：只适用于Cache，冲突率低，线路很复杂
- 组相联映像：组直接相连 组内全相联
- 主存——编址
- 单位：1字节 1B=8bit 1K=2的10次方
- 磁盘结构与参数：
- 存取时间=存到时间+等待时间（平均定位时间+转动延迟）
- 总线：（半双工）
- 一条总线同一时刻仅允许一个设备发送，但允许多个设备接收
- 总线分类：
- 数据总线：在CPU与RAM之间来回传送需要处理或是需要存储的数据
- 地址总线：用来指定在RAM之中的储存的数据地址
- 控制总线：将微处理器控制单元的信号传送到周边设备，一般常见的为USB Bus 和1394 Bus
- 校验码：
- 检错和纠错
- 奇偶校验：信息位加上校验位 （可以检错 不能纠错）
- 循环校验：模2除法 信息位+校验位能够被生成多项式整除 （补充k-1个0进行运算）k：多项式的位数
- 海明校验：2^r >= m + r + 1 m位信息的位数 r为校验码的位数
- 码距：一个编码系统的码距是整个编码系统中任意（所有）两个码字的最小距离（扩大码距可以增加纠错）
- 检错和纠错
- 系统可靠性分析——可靠性指标
- 平均无故障时间 MTTF = 1/a a为失效率
- 平均故障修复时间 MTTR = 1/u u为修复率
- 平均故障间隔时间 MTBF = MTTF+MTTR
- 系统可用性 MTTF/(MTTF+MTTR)
- 可靠性——串并联系统
- 串联：R=R1*R2*R3*R4.............
- 并联：R=1-(1-R1)*(1-R2)............
标签：计组,Cache,位数,流水线,局部性,CPU,MTTF From： https://www.cnblogs.com/lin513/p/18097572