RRAM机制、材料及其在神经形态计算中的应用

近年来，RRAM 因其结构简单、保持时间长、运行速度快、超低功耗运行能力、能够在不影响器件性能的情况下扩展到更低的尺寸以及可进行三维集成的可能性而日益受到重视。过去几年的研究表明，RRAM 是后 CMOS 时代设计高效、智能和安全计算系统的最合适候选者之一。

半导体电子学领域在过去十年中迅速增长，对人类社会产生重大影响。这归因于信息通信技术领域的空前增长，以及工程技术领域的各个领域对高效信息处理系统需求的增加。信息技术系统的快速发展彻底改变了智能手机、微型计算机和物联网（IoT）设备等产品，这些产品需要高性能计算技术。现代产品由电气和机械组件组成，成为了将硬件、数据存储、传感器、软件、微处理器和多种连接方式多种方式组合在一起的复杂系统。传统计算系统利用冯·诺依曼体系结构执行计算任务，但由于CPU和内存之间的差距不断增大，物理上分离的内存和计算单元产生了大量延迟和高能耗，即“冯·诺依曼瓶颈”。自20世纪60年代以来，通过缩小电子器件尺寸和降低集成电路（ICs）的制造成本来增强设备的计算能力。然而，冯·诺依曼体系结构的固有缺陷限制了计算能力的提升。因此，研究人员将注意力转向了阻性随机存取存储器（RRAM）等新型数据处理技术，以解决内存不足的问题。RRAM被视为现有CMOS设备的有希望的替代品，具有诸多优势，如可扩展性、高数据保留性、低功耗和相对较高的速度。RRAM采用电阻切换存储器技术，可实现多位信息存储，并通过控制丝形体的形成和切换来提高均匀性和稳定性。由于其现代化的需求，RRAM技术正朝着全面商业化迈进，其在未来几年内的发展前景广阔。

RRAM的历史发展

RRAM设备的研究最初始于20世纪60年代初，将电阻性切换归功于Hickmott。当时，电阻性切换现象在多种氧化物材料中得到报告。然而，随后几年对电阻性切换现象的研究并没有取得突破。直到2000年，休斯顿大学的研究人员观察到了磁电阻薄膜中的电阻性切换现象，重新点燃了对RRAM研究的热情。2002年，Zhuang等人报道了基于Pr0.7Ca0.3MnO3的64位RRAM阵列。在2004年至2007年期间，英飞凌和三星的研究团队取得了显著的研究成果，首次展示了3D RRAM阵列。在2004年，三星展示了一个基于二元过渡金属氧化物的简单RRAM，完全集成了0.18微米CMOS技术。2008年，惠普的Strukov等人发表了《自然》杂志上的论文，扩展了RRAM的用途，被认为是RRAM发展的转折点。2010年，unity半导体成功展示了64MB的RRAM原型测试芯片。接下来的几年里，SanDisk/东芝展示了24纳米技术的32Gb RRAM存储器设备，而Micron/索尼展示了27纳米技术的16Gb RRAM原型。2016年，中国科学院微电子研究所的Qing等人报告了超低功耗的三维垂直十字形RRAM阵列。2020年，TSMC宣布在40纳米和22纳米节点上生产RRAM。2021年9月，Weebit Nano与美国Skywater达成协议，将RRAM技术投入量产。Weebit Nano生产的ReRAM被称为成本效益高、在高温范围内具有增强的耐久性和保留性、对辐射和电磁场具有容忍性，并且不会对前端模拟组件造成干扰。RRAM发展历史上最重要的事件详细列在图2所示的时间轴图中。

2022 年 2 月，《电子周刊》发表的文章提到，IMEC 与 Intrinsic Semiconductor Technologies 合作，成功扩展了其基于氧化硅的 RRAM，并展示了理想的特性，从而为逻辑器件中非易失性存储器的成本效益和增强性能铺平了道路。用于边缘人工智能和物联网应用的先进处理节点。最近，2022 年 8 月，斯坦福大学工程师推出了一款名为“NeuRRAM”的新型 RRAM 芯片，该芯片在内存中具有 AI 处理能力，从而无需单独的计算和内存单元。这篇发表在 Nature 上的文章声称该芯片只有指尖大小，比当前最先进的芯片具有更多的处理能力和更少的电池消耗。

RRAM设计和物理机制

RRAM的器件结构是简单的金属-绝缘体-金属（MIM）结构，类似电容器，其中的切换层夹在两个金属电极之间。RRAM细胞的示意图如图3所示。MIM结构的电阻可以通过施加适当的电信号而改变，并且设备会保持当前的电阻状态，直到施加适当的信号以改变其电阻，代表了器件的非易失性质[37, 38]。由于RRAM器件的简单结构，它可以轻松集成在带有4F2（F是最小特征尺寸）的无源十字阵列中，并且可以在垂直堆叠的三维（3D）架构内将尺寸进一步减小至4F2/n（n是十字阵列的堆叠层数）。

在RRAM中，通过在电极之间施加外部电压脉冲来改变器件的电阻。RRAM背后的固有物理现象是电阻性转换（RS），这意味着在外部电刺激下，设备可以自由地编程为高电阻状态（HRS，或关断状态）或低电阻状态（LRS，或通断状态）。传统的存储器件以二进制形式存储数据，“0”代表未存储的数据，“1”代表已存储的数据。RRAM设备利用氧化和还原等氧化还原反应来进行有效的数据存储，在这种反应中，氧化还原反应在绝缘体内形成导电丝（CF）在两个金属电极之间。由于外部电脉冲的作用，导电丝在RRAM的两个金属电极之间形成，设备被认为处于低电阻状态（LRS），通常称为逻辑状态“1”。当导电丝破裂时，设备被认为处于高电阻状态（HRS），通常称为逻辑状态“0”。图4显示了RRAM的操作机制的示意流程图。

RRAM 的三维 (3D) 集成

3D计算结构排列显著提高了存储器的能耗和带宽访问。近年来，已经在单个器件级别对许多垂直RRAM架构进行了实验研究，它们似乎是很有前途的。然而，要完全实现3D存储系统，需要解决许多基本技术问题，其中一些包括低电阻铜互连与低介电层之间的问题，由于晶体管互连导致的热预算不兼容。因此，需要评估3D RRAM系统在阵列级别的性能。已经提出了几种建模方法来研究基于写入/读取方案设计、几何缩放趋势以及器件参数等的3D RRAM结构。

图a显示了3D水平RRAM阵列。3D垂直RRAM阵列被视为一组垂直排列的2D平面，通常由选择线（SL）选择，如图b所示。解码通常由SL、位线（BL）和字线（WL）完成。每个垂直电极的边缘与一个WL相连。柱体与阵列底部的BL连接。用于操作与柱体电极串联的垂直晶体管的SL。然而，对于特定蚀刻横径比（AR）的3D排列，最大高度限制可在已知特征尺寸（F）时计算；当柱体电极的直径（d）加上两倍的RRAM绝缘氧化物厚度（tox）时，可以确定F；此外，F被视为相邻柱体电极中心之间距离的一半。因此，每个层由一个厚度为（tm）的平面电极和一个厚度为（ti）的分离层组成。利用电阻率和这些几何因素，可以计算平面和柱状互连的电阻。利用位成本可扩展（BICS）技术，将3D垂直RRAM架构用于将存储单元放置在平面电极和垂直柱体之间作为3D NAND闪存的替代方案。

基于RRAM的神经形态计算的原型

传统上，RRAM可以实现存储和存储器设备的目标。在RRAM中发生模拟或突变的切换。这种类型的切换在需要准确的导电变化的神经形态学应用中非常重要。为了解决与人工智能相关的问题，将RRAM与CMOS技术集成可以被证明非常有效。神经形态计算架构需要低功耗和高密度的结构，每个单元至少具有5位/单元的存储。基于RRAM的神经网络的原型，采用Ag掺杂SiO