ARM中PC和LR寄存器的关系

　　我们常常听说的PC,LR到底是什么关系，我这次终于弄明白了。我们都知道，LR是指向PC下一次要执行的地址，但是ARM不同的工作模式，他们有不同的关系。ARM有如下几种工作模式：用户模式，FIQ模式，IRQ模式，系统模式，终止模式，数据访问终止模式，未定义模式。

　　ARM是三级流水线的：取指，译码，执行。ARM的R15(PC)总是指向取指的地方，而我们总是以执行作为分析参考点，注意，取指的地方在高地址。当ARM处在ARM指令的时候，每条指令得长度为4，PC = 当前执行+8，当然如果处在THUMB指令中，每条指令长度为2，PC = 当前执行+4.

　　当程序发生函数调用的时候，LR里面存放的时候函数返回的地址。当发生中断的时候，不同模式如下：

（1）SWI和未定义中断

此时PC指针的地址还没有更新，所以LR的内容为PC-4。指令地址：

　　A       PC-8

　　A+4   PC-4     ;LR

　　A+8   PC       ;PC

　　当发生中断的时候，直接返回A(PC-8)的下一条指令（PC-4）就可以了，所以在执行的时候，直接把LR给PC就行了。说白了，就是在发生这两种异常的时候，PC指针没有更新，仍然等于A+8，还是原来的数值，在返回的时候，直接在LR处执行就可以了。

      返回指令：MOV  PC,LR

(2)FIQ和IRQ中断

　　在这两种中断中，中断总是在执行完一条指令后开始执行，但这时候PC发生了更新，也就是说PC数值一定不是A+8 了，变成了A+12了，那么相应的LR也变成了A+8(PC-4)。

，如果返回，那么在LR(A+8)处开始执行，这样就跳过了A+4这个地址，少执行了一个指令。所以发生这两种中断的时候，应该返回LR -4。

      中断前：

　　A           PC -8

　　A+4      PC -4                ;LR

　　A+8      PC                    ;PC

　　中断后：

　　A          PC-12      此处中断

　　A+4      PC-8       ;跳过未执行

　　A+8      PC-4                 ；LR

　　A+12     PC         ;已更新

    说明白点，比如CPU在执行执行D的时候发生中断，在没有执行完 D指令前是不会处理中断的 ，执行完之后，PC已经更新，然后将PC-4的数值给LR，这个有系统决定，软件无法修改。即A+8。在中断 返回时， 应该执行没有执行的下一条指令，即A+4，所以在返回的时候，将LR-4，所以返回的时候PC= LR-4.返回指令为：SUB PC,LR,#4

(3) 指令中止模式中断

    此种模式的中断发生时，PC不会更新，但是会在发生中断的地方重新执行，因为 CPU执行指令的时候被打断，这个指令可能就没执行完或者还没执行，一定要重新执行该指令才行 。

指令模式：

　　A        PC-8     ;此处发生指令中止中断

　　A+4    PC-4     ;LR

　　A+8    PC       ;

   所以，发生中断时，PC未更新，即PC = A+8，此时LR = PC-4，即A+4，因为要从被中断指令处重新执行，即从A处重新执行，所以返回LR-4,返回指令：SUB   PC, LR, #4

(4)数据访问中止模式中断

　　此种中断模式，是在数据访问的时候发生中止，所以要像指令中止一样，从此处重新执行，但是不同的是，此时的PC已经更新，不是A+8了，而是变成A+12了，与上面情况类似，LR的数值为 PC-4，即A+8,所以要返回被中断的指令处执行，必须返回LR-8，返回指令为：

SUB   PC,  LR,  #8.

   小结：总之，能够引起PC发生更新的只有数据访问中止和FIQ和IRQ,其他都不会引起PC更新，但是不同的工作模式下，中断返回执行的地址不一样，这一点 要注意。