软件版本:vitis2021.1(vivado2021.1)
操作系统:WIN10 64bit
硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA
登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑!
11.1概述
前面的例子相对来说使用了中断采集数据比较复杂一些,本方案实现把电脑上的图片发送给开发板,让开发板的HDMI输出接收到的图片数据。这个方案可以做一些简单的展示屏,广告屏。
11.2系统构架
本系统采用PCIE上位机使用XDMA IP通过AXI Interconnect IP发送数据到DDR。然后使用Milianke uifdma_dbuf读取DDR中的RGB数据。通过Milianke uihdmitx IP对RBG数据进行HDMI输出编码,最后输出至显示屏。
=
11.3FPGA代码
可以看到代码我们都使用基于FDMA的构架,这样非常有利于代码维护,降低工作量。
本方案中,需要把上位机发送到开发板DDR中的图像数据读出来,然后经过HDMI显示,所以uifdma_dbuf.v中只要完成读DDR数据操作。
11.4上位机程序设计
11.5硬件安装
注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。F9板卡直接使用底板自带的HDMI_OUT接口输出。
11.6实验结果
标签:输出,HDMI,FPGA,DDR,显示器,开发板,IP,11PCIE From: https://www.cnblogs.com/milianke/p/17936664.html