Jk触发器结构

JK触发器是数字电路触发器中的一种基本电路单元，具有置0、置1、保持和翻转功能。在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器等。 

内部结构

JK触发器的内部结构由两个同步（可控）RS触发器构成，这两个触发器分别被称为主触发器和从触发器。在有效的时钟脉冲边沿时刻，触发器的动作将被触发。这种触发器是一种边沿型动作的触发器。

在正常工作过程中，当输入信号未达到有效时钟的脉冲边沿时，即clk=0，或者clk=1，或者clk由高电平跳转到低电平，与非门G3和G4将J与K端的输入信号屏蔽，此时触发器的状态将不会受输入信号的影响，从而保持不变。然而，一旦时钟上升沿信号到来，触发器的状态将会随着J与K的输入产生相应的变化。具体来说，当J=0，K=0时，触发器的状态将保持不变；当J=0，K=1时，触发器将被置成0状态；当J=1，K=0时，触发器将被置成1状态；当J=1，K=1时，触发器将发生翻转。