标签：语句 屏障 指令 volatile 内存 重排 有序性
在多线程的世界里，一共有三个问题：原子性问题、可见性问题、有序性问题。整个java并发体系也是围绕着如何解决这三个问题来设计的。volatile关键字也不例外，我们都知道它解决了可见性和有序性，但是不能保证原子性。这篇文章也主要基于其中一个特性，也就是研究一下volatile是如何保证有序性的。
一、有序性
1、有序性案例
有序性指的是：程序执行的顺序按照代码的先后顺序执行。我们可以先看一个被列举了一万次的代码：
按照我们自己常规的想法，顺序应该从上往下依次执行，但是真实情况是：jvm会在真正执行这段代码的时候进行优化，发生指令的重排序。因此不能保证语句1一定在语句2先执行。
2、数据依赖性
上面的例子，你还会发现这样一个特点，就算是发生了指令的重排序，但是最后的结果总是正确的。我们再举一个例子：
这种情况会发生指令重排序吗？显然不会，原因是处理器在进行重排序时是会考虑指令之间的数据依赖性，如果一个指令2必须用到指令1的结果，那么处理器一定保证指令1在指令2执行。
3、多线程问题
这种数据的依赖性在单线程环境下一点问题没有，因为总能保证数据的正确，但是在多线程环境下就会出现错误。我们再举一个例子：
上面的这段代码由于语句1和语句2没有数据依赖性，因此会发生指令重排。do2只要看到flag为true，就执行。因此可能的顺序是：
（1）语句1先于语句2：语句2->语句3->语句1->语句4。这时候的结果i=1。
（1）语句2先于语句1：语句2->语句3->语句4->语句1。这时候的结果i=0。
现在我们可以看到在多线程环境下如果发生了指令的重排序，会对结果造成影响。
上面一开始提到过，volatile可以保证有序性，也就是可以防止指令重排序。那么它是如何解决的呢？这就是内存屏障。因此我们从内存屏障讲起。
二、内存屏障
1、什么是内存屏障
内存屏障其实就是一个CPU指令，在硬件层面上来说可以扥为两种：Load Barrier 和 Store Barrier即读屏障和写屏障。主要有两个作用：
（1）阻止屏障两侧的指令重排序；
（2）强制把写缓冲区/高速缓存中的脏数据等写回主内存，让缓存中相应的数据失效。
在JVM层面上来说作用与上面的一样，但是种类可以分为四种：
2、volatile如何保证有序性？
首先一个变量被volatile关键字修饰之后有两个作用：
（1）对于写操作：对变量更改完之后，要立刻写回到主存中。
（2）对于读操作：对变量读取的时候，要从主存中读，而不是缓存。
OK，现在针对上面JVM的四种内存屏障，应用到volatile身上。因此volatile也带有了这种效果。其实上面提到的这些内存屏障应用的效果，可以happen-before来总结归纳。
3、内存屏障分类
内存屏障有三种类型和一种伪类型：
（1）lfence：即读屏障(Load Barrier)，在读指令前插入读屏障，可以让高速缓存中的数据失效，重新从主内存加载数据，以保证读取的是最新的数据。
（2）sfence：即写屏障(Store Barrier)，在写指令之后插入写屏障，能让写入缓存的最新数据写回到主内存，以保证写入的数据立刻对其他线程可见。
（3）mfence，即全能屏障，具备ifence和sfence的能力。
（4）Lock前缀：Lock不是一种内存屏障，但是它能完成类似全能型内存屏障的功能。
为什么说Lock是一种伪类型的内存屏障，是因为内存屏障具有happen-before的效果，而Lock在一定程度上保证了先后执行的顺序，因此也叫做伪类型。比如，IO操作的指令，当指令不执行时，就具有了mfence的功能。
OK，一句话说完就是内存屏障保证了volatile的有序性。在很多平台也看到了从计算机底层角度来分析的，要是详细写，不是一两篇就能完成的。
标签：语句,
屏障,
指令,
volatile,
内存,
重排,
有序性
From： https://www.cnblogs.com/cdlyy/p/17812053.html