首页 > 其他分享 >米联客 2024 版 FPGA 课程快速入口课程-目录速览(网页版没有页码)

米联客 2024 版 FPGA 课程快速入口课程-目录速览(网页版没有页码)

时间:2023-09-11 14:25:43浏览次数:43  
标签:工程 课程 FPGA IP 添加 创建 160 联客

目录

米联客 2024 版 FPGA 课程快速入口课程    1

01AMD FPGA vitis-vivado软件快速入门课程    9

1 概述    9

2 新建VIVADO工程    9

3 添加代码管理文件夹    12

4添加PLL IP核    12

5 新建工程文件    18

6完善RTL代码    22

7 添加管脚约束文件    23

7.1 新建XDC PIN脚约束文件    23

7.2 添加XDC PIN脚约束文件    25

7.3 综合并添加管脚约束    26

7.4 优化管脚约束文件    27

8添加时序约束    27

9编译测试    28

10下载程序    29

11实验结果    30

12本章小结    31

02使用vivado和Modelsim进行仿真    32

1 概述    32

2使用vivado进行仿真    32

2.1添加RTL仿真文件    32

2.2编写RTL仿真文件    35

2.3运行仿真    36

3使用Modelsim进行仿真    38

4本章小结    41

03使用ILA IP、直接添加信号法和VIO进行调试    42

1 概述    42

2通过ILA IP核观察信号    42

2.1添加ILA IP核    42

3学习使用VIO IP    45

3.1添加VIO IP核    45

4直接添加信号法    48

5编译测试    52

6下载程序    53

6.1 ILA 使用    54

6.2 VIO 使用    55

6.3 手动添加信号法使用    56

7本章小结    58

04程序的固化和下载    59

1 概述    59

2下载MCS文件到FLASH    59

3下载bin文件到FLASH    62

4本章小结    65

05Microblaze最小系统搭建及GPIO测试    66

1 概述    66

2 系统框图    66

3 基于图形化设计SOC系统    66

3.1 创建vivado工程    66

3.2 CPU配置    69

3.3 添加AXI UARTLite IP    78

3.4 CLK_WIZ时钟设置    81

3.5 添加AXI-Interconnect IP    84

3.6 添加MIG IP核心(添加DDR配置)    85

3.7 完成信号连线设计    96

3.8 添加AXI QUAD SPI IP核    97

3.9 完成基于IP图形化的最小系统设计    98

3.10 BD(block design)层次化功能    98

3.11 添加AXI_GPIO    100

3.12 地址空间的分配    101

3.13 VIVADO自动校对功能    102

3.14自动产生调用BD代码的接口代码    102

3.15绑定FPGA pin脚    103

3.16 编译FPGA工程    103

4 编译完成后,导出硬件    104

5 导出导入BD的tcl脚本方法    104

5.1 导出BD为tcl    105

5.2 导入BD tcl    105

6 搭建Vitis-sdk工程    106

6.1 创建SDK Platform工程    106

6.2 创建hello_world APP工程    109

6.3 创建axi_gpio_test APP工程    112

7 程序分析    113

7.1 axi_gpio_test.c测试程序    113

7.2 axi_gpio_intr.c程序    113

8 实验演示    115

8.1 硬件准备    115

8.2 helloworld实验结果    115

8.3 axi_gpio_test实验结果    119

9本章小结    119

06 LWIP以太网实现    120

1 概述    120

4SOC系统工程    120

4.2 IP设置    121

4.3 设置地址分配    125

4.4 添加PIN约束    125

4.5 编译并导出平台文件    126

4 搭建Vitis-sdk工程    126

4.1 创建SDK Platform工程    126

4.2 创建lwip_tcp_echo_server工程    129

4.3 创建lwip_tcp_perf_client工程    130

4.4 创建lwip_udp_perf_client工程    131

5 实验演示    133

5.1硬件连线    133

5.2实验结果    133

6本章小结    144

07 Microblaze程序的固化方法    145

1 概述    145

2 系统框图    145

3 基于图形化设计SOC系统    145

4 搭建Vitis-sdk工程    146

4.1 创建SDK Platform工程    146

4.2 创建helloworld APP工程    146

4.3 创建bootloader引导程序    148

5 固化测试    151

5.1 产生download.bit    151

5.3 固化helloworld.elf文件    154

5.2 固化download.bit文件    155

5.4 断电重启开发板    156

5.5 优化bootloader程序    157

6本章小结    159

附录1:常见问题    160

1联系方式    160

2售后服务    160

3采购链接    160

4在线视频    160

5软件下载    160

6AMD(xilinx)-FPGA|SOC板卡资料下载    160

 

标签:工程,课程,FPGA,IP,添加,创建,160,联客
From: https://www.cnblogs.com/milianke/p/17693426.html

相关文章

  • Unity 游戏开发、01 基础篇 | 阿发入门篇全课程学习笔记
    UnityDocumentation、全课程视频、第15,24章视频afanihaoUnity入门,全课程内容个人学习笔记,简单部分一笔带过,重点内容带⭐2.3窗口布局Unity默认窗口布局Hierarchy层级窗口Scene场景窗口,3D视图窗口Game游戏播放窗口Inspector检查器窗口,属性窗口Project项目窗......
  • 2023-2024-1 20211306 密码系统设计与实现课程学习笔记1
    20211306密码系统设计与实现课程学习笔记1学习任务详情自学教材第1,2章,提交学习笔记知识点归纳以及自己最有收获的内容,选择至少2个知识点利用chatgpt等工具进行苏格拉底挑战,并提交过程截图,提示过程参考下面内容“我在学***X知识点,请你以苏格拉底的方式对我进行提问,一......
  • 基于SMQ7VX690T FPGA +FT-6678 DSP 6U VPX双FMC载板
    概要QT7041G-DSP是一款基于6UVPX架构,主体芯片采用国微SMQ7VX690T芯片作为主处理器、1片银河飞腾DSP处理器FT-6678做为协处理芯片的6UVPX标准双FMC载板。可对外部传入的数据处理分析,具备强大的运算能力。 可用于软件无线电系统,基带信号处理,无线仿真平台,高速图像采集、处理等......
  • K7 325T PXIe x8 FPGA载板
    概要QT7050是一款基于PXIe总线的3U通用载板,板载一个HPC形式的FMC连接器。板卡选用高性价比的Kintex-7系列FPGA处理芯片XC7K325T-FFG900,板载2组2GBDDR3SDRAM内存,支持1个MicroUSB转接UART口,1个MicroUSB转JTAG或者1个14pin的插针式JTAG接口,提供1个SMA形式的GPIO或者RF输入接口,一......
  • 米联客MLK-F2-CZ01(MZ7XB)AMD ZYNQ开发板硬件手册
    1整体概述        自2017年MZ7XB-020系列开发平台发布以来,该系列开发平台和核心模块经过多次迭代升级,在工业自动化、水利电力控制设备、医疗图像设备等领域广泛应用,产品性能接受了广大客户的检验,稳定可靠。2021年因芯片普遍紧缺涨价,核心模块再次升级以确保供货稳定和降......
  • LeetCode207——课程表
    你这个学期必须选修 numCourses 门课程,记为 0 到 numCourses-1 。在选修某些课程之前需要一些先修课程。先修课程按数组 prerequisites 给出,其中 prerequisites[i]=[ai,bi] ,表示如果要学习课程 ai 则 必须 先学习课程  bi 。例如,先修课程对 [0,1] 表......
  • LeetCode -- 207. 课程表 (拓扑排序)
     经典拓扑排序的应用,用拓扑排序的算法看看原图中是否有一个合法的拓扑序。classSolution{public:conststaticintN=2010,M=5010;inth[N],e[M],ne[M],idx;intd[N],q[N];voidadd(inta,intb){e[idx]=b,ne[idx]=h[a],h[......
  • m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
    1.算法仿真效果其中Vivado2019.2仿真结果如下: 没有costas环,频偏对基带数据的影响   加入costas环的基带数据   2.算法涉及理论知识概要        Costas环是一种用于载波同步的常见方法,特别是在调制解调中,它被广泛用于解调相位调制信号,如二进制调相(BPS......
  • 课程教学要素管理系统设计与实现-计算机毕业设计源码+LW文档
    1.选题背景、意义随着科技的进步与发展,计算机的诞生给人们的工作和学习带来了极大的改变,人类从工业时代进入了信息时代。今天,计算机对社会的影响不断深入扩大,教育行业也不例外。在此之前,计算机对教育的影响大多局限在科研领域或者计算机领域的教学。从上个世纪七十年代中期,计算......
  • 课程教学质量评价系统设计与实现-计算机毕业设计源码+LW文档
    1.选题背景、意义教学质量评价是依照教学标准和数学目标、对教师教学能力进行价值评判,是教学活动进行的重要步骤之一。教师的教学质量越高,代表其教学能力越强。因此,需要建立十分合理的评价标准来对教师教学质量进行评判。现如今国内外教育评价标准多种多样,国外学者侧重于将学生学......