总线结构：单总线 -> 以CPU为核心的双总线（CPU和主存有一根 CPU和IO设备有）-> 以存储器为核心（一系统总线，一存储总线连接。
CPU和主存）->三总线结构......还有很多设计 高速总线和低速总线分开等 ；
总线判优控制 ：链式查询（微型计算机，嵌入式计算机）；
计数器查询方式，类似链式（优先级顺序设置更灵活）；
独立请求方式；（控制部件有自己的排队器）；
总线通信：同步通信：时间标志，时钟周期，定宽定距时钟。主从模块，强制同步；
异步通信：互锁，交换信号；
半同步通信 结合了同步和异步，有同步时钟，如果有不同步，就插入wait信号；
分离式通信 子周期中主模块申请占用总线，使用完后即放弃总线，中间数据准备的时间总线得到充分利用，待从模块准备好后重 新发出请求；
标签：同步,总线,通信,模块,CPU,时钟 From： https://www.cnblogs.com/wuyun--wy/p/16740736.html