首页 > 其他分享 >Verilog 呼吸灯学习心得体会

Verilog 呼吸灯学习心得体会

时间:2023-06-25 18:25:15浏览次数:40  
标签:20us 定时器 心得体会 20ms 呼吸 Verilog 设置 占空比

2023-06-25 呼吸灯设计思路:

系统时钟25MHz → 20us定时器 → 20ms定时器 → 2s定时器/占空比计数器 → 输出

设计流程:

1. 设置时间单位、全局参数 和 input / output端口定义;

2.设置本模块参数

3.设置reg变量;

4.设置wire型变量

5.设置assign赋值语句

4.always语句实现功能:

  4.1:系统时钟频率25MHz转化为20us

  4.2: 20us转为20ms

   4.3 20ms转为2s

  4.4 占空比计数输出 

 

总结,呼吸灯工作原理的本质时占空比大小的不停变化,占空比越小,灯越暗, 占空比越大,灯越亮。利用Verilog判断语句可简化程序。

 

标签:20us,定时器,心得体会,20ms,呼吸,Verilog,设置,占空比
From: https://www.cnblogs.com/lqve/p/17503623.html

相关文章

  • SystemVerilog总结
    SystemVerilog总结过了两个月的时间,把这本《SystemVerilogforDesign(Edition2)》基本上读完了。对SystemVerilog也建立了一些认识。本书一共十二章,除去第一章是比较笼统的介绍,最后两章主要是设计实例以外,第二章到第十章都是很干货的语法讲解。本书的特色是比较深入的讲了一......
  • 基于FPGA的FSK调制解调通信系统verilog实现,包含testbench
    1.算法仿真效果vivado2019.2仿真结果如下:   2.算法涉及理论知识概要       频移键控是利用载波的频率变化来传递数字信息。数字频率调制是数据通信中使用较早的一种通信方式,由于这种调制解调方式容易实现,抗噪声和抗衰减性能较强,因此在中低速数字通信系统中得......
  • 基于FPGA的FSK调制解调通信系统verilog实现,包含testbench
    1.算法仿真效果vivado2019.2仿真结果如下:2.算法涉及理论知识概要频移键控是利用载波的频率变化来传递数字信息。数字频率调制是数据通信中使用较早的一种通信方式,由于这种调制解调方式容易实现,抗噪声和抗衰减性能较强,因此在中低速数字通信系统中得到了较为广泛的应用。......
  • SystemVerilog for Design Edition 2 Chapter 10
    SystemVerilogforDesignEdition2Chapter10SystemVerilogextendstheVeriloglanguagewithapowerfulinterfaceconstruct.Interfacesofferanewparadigmformodelingabstraction.Theuseofinterfacescansimplifythetaskofmodelingandverifying......
  • OOP训练集8-11心得体会
    面向对象程序设计前言:1.哈哈哈,怎么说呢,也算有了前车之鉴,也就有了我后面比较周全的考虑对于之后的这几次题目集而言.2.题目集8:这次的题目跟原本的菜单设计类题目大同小异,无异于是订购类似的程序设计,主要体现在一些课程的存储,特殊情况的考虑上,而正如我上述所说的,鉴于......
  • fpga 以太网w5500 SPI传输80MHz,Alter FPGA verilog udp驱动源码,8个SOCKET都可用,SPI频
    fpga以太网w5500SPI传输80MHz,AlterFPGAverilogudp驱动源码,8个SOCKET都可用,SPI频率支持80MHZ,硬件验证以通过。w5500ip核w5500软核实测网络传输速度8.5M/s,学习必用之良品ID:1399607465825157......
  • fpga 以太网w5500 SPI传输80MHz FPGA verilog TCP客户端驱动源码,8个SOCKET都可用,SPI
    fpga以太网w5500SPI传输80MHzFPGAverilogTCP客户端驱动源码,8个SOCKET都可用,SPI频率80MHZ,硬件验证以通过。w5500ip核w5500软核,还有TCP服务端和UDP模式,联系联系我要那个,默认发TCP客户端。这个代码是用fpga驱动和使用w5500模块,做过优化,可能以达到w5500最高传输速度,学习必......
  • fpga 以太网w5500,SPI传输80MHz, Alte A收发verilog软核 ip核源码,W5500以太网模块, 1个
    fpga以太网w5500,SPI传输80MHz,AlteA收发verilog软核ip核源码,W5500以太网模块,1个SOCKET,需要多个SOCKET的可以做为参照进行修改,从而实现多个SOCKET的使用,学习必用之良品,还有51stm32驱动源码需要的可联系?这个代码只为描述w5500工作流程,有时序问题ID:1399606728731264......
  • Verilog PID调节器基于fpga的Verilog PID调节器源码
    VerilogPID调节器基于fpga的VerilogPID调节器源码ID:2220597454912833......
  • FPGA verilog can mcp2515 altera xilinx工程 代码 程序 .
    FPGAverilogcanmcp2515alteraxilinx工程代码程序...altera、xilinx工程均提供...标准帧、扩展帧均提供...提供仿真激励文件testbench资料包清单:1.程序:altera/xilinx工程代码、Verilog/testbench均提供。代码均在电路板验证2.说明书3.quartusii13.0:软件安装包注1:工程均......