首页 > 其他分享 >Allegro 拼板

Allegro 拼板

时间:2023-06-06 16:03:14浏览次数:40  
标签:丝印 拼板 top Allegro PCB Silkscreen Autosilk

准备步骤:

拼板前,首先单板PCB是已经做好的。

确认需要拼接的两个(或多个)PCB工程层数是否一致,Subclass Name是否一致, 板层及Name调整一致才能拼板。

Allegro 拼板_右键

 

第一步:创建module

1、选择任意一需要拼板的PCB,打开所有层,并在find中打开所有选项

Allegro 拼板_右键_02

     

Allegro 拼板_Allegro 拼板_03

2、打开 Tools-->create module

Allegro 拼板_焊盘_04

选中PCB,单击左键,出现对话框,命名保存, 这里单击左键如果用坐标输入更精确的定位,通常定义( x 0 0 )原点位置。

Allegro 拼板_焊盘_05

输入坐标后按 Enter键,弹出如下对话框。

Allegro 拼板_圆角_06

命名,保存。

 

 

第二步:导入module

 

1、打开Place-->Manually

 

Allegro 拼板_右键_07

 

2、设置display definitions from,  勾选上library;

     选择module definitions,找到刚才保存的.mdd文件,放入PCB内,点击OK

Allegro 拼板_Allegro 拼板_08

     

Allegro 拼板_右键_09

点上√后,移动鼠标,Module会挂在鼠标上。

 

用输入坐标的方式,准确的摆放在板的旁边。

Allegro 拼板_焊盘_10

输完坐标会弹出框,放入PCB后会出现对话框,设定新的模块名称,点击OK。

Allegro 拼板_右键_11

Allegro 拼板_圆角_12

可创建一个或多个模块,重复以上步骤,放入所需PCB工程中即可。丝印处理见最下方。

最后为美观可删除Module的外框框(注意不是删板框),删不掉时,可先将Module的外框更换到其他板层后删除。

 

第三步:添加工艺边

 

工艺边宽度常规≥5MM,,MARK点及定位孔通常按1.0MM及 2.0MM的大小来定义。

工艺边应倒圆角,圆角半径为2mm。

工艺边V-CUT后保证连接厚度要求:
有较重元件的主板:0.3 mm -0.4mm。
控制板:0.15 mm -0.25mm。

 

 

Allegro 拼板_焊盘_13

Allegro 拼板_圆角_14

工艺绘制:

Allegro 拼板_圆角_15

                

Allegro 拼板_焊盘_16

Allegro 拼板_Allegro 拼板_17

 

 

第四步:添加MARK点和定位孔

先绘制好mark点和定位孔

mark点

Allegro 拼板_Allegro 拼板_18

 

定位孔

Allegro 拼板_焊盘_19

Allegro 拼板_右键_20

Allegro 拼板_Allegro 拼板_21

Allegro 拼板_Allegro 拼板_22

输入坐标,x 0 0 , 保存。

 

添加MARK点和定位孔

Allegro 拼板_焊盘_23

 

Allegro 拼板_焊盘_24

 

输入

Allegro 拼板_Allegro 拼板_25

坐标,放置mark点和定位孔。

 

 

最后,重新生成拼板后的光绘文件和钻孔数据文件及钻孔表等。

 

 

丝印问题:

1、 新放入的模块中所有元器件丝印都会加入了放置前输入的模块名称。

Allegro 拼板_焊盘_26

 

 

丝印解决办法:

方法一(推荐):

准备阶段在已经做的的pcb时,将单板的丝印光绘文件导出保存,拼板后,将拼板的丝印删除,然后将之前保存的丝印导入。

具体步骤:

1,导出单板的丝印光绘文件:

打开颜色设置 Display-->color ,  然后分别显示丝印  silkscreen top 和 silkscreen bottom。

Allegro 拼板_焊盘_27

设置光绘,添加丝印层:Manufacture ->Artwork

鼠标右键,添加 add,  分别导出top层丝印和bottom层丝印光绘用。

    

Allegro 拼板_焊盘_28

鼠标右键 点击  Match Display 匹配当前显示颜色层。

Allegro 拼板_圆角_29

然后 勾选 ,  点击下方  创建丝印文件。

 

文件一般自动保存在pcb所在目录文件夹。

Allegro 拼板_圆角_30

 

2, 删除拼板后的问题丝印。

Allegro 拼板_Allegro 拼板_31

 

Allegro 拼板_Allegro 拼板_32

 

 

3,导入第1步保存的丝印光绘文件。

File -->  Import --->  Artwork:

Allegro 拼板_圆角_33

选择要导入的丝印光绘文件:

Allegro 拼板_Allegro 拼板_34

点击  load file  ,导入的丝印即挂在鼠标上

输入坐标,对齐丝印。

Allegro 拼板_圆角_35

依次导入顶层和底层的丝印

Allegro 拼板_圆角_36

 

至此,完成对丝印的处理。

Allegro 拼板_Allegro 拼板_37

 

 

方法二:

对于16.6 版本及后续版本不需 要重新导入丝印, 但是要求丝印 是在:Manufacturing -- >Autosilk top/Autosilk bottom 层, 只有丝印在这层的时候,拼入的板子才不会加前置模块的名称(上面方法一不需要)。如果丝印是在 Ref Des层的Silkscreen_top Silkscreen_Bottom层则会有前置模块名。存在缺陷再也,部分人为添加的丝印,不能copy过来。

1,设置:Autosilk

Allegro 拼板_右键_38

           

Allegro 拼板_右键_39

2,将 Ref Des层的Silkscreen_top Silkscreen_Bottom  改为  Autosilk top/Autosilk bottom

Allegro 拼板_右键_40

 

先关闭所有颜色, 然后在只打开所有的丝印层, top层和Bottom层,一项项来:

 

Allegro 拼板_圆角_41

  

Allegro 拼板_Allegro 拼板_42

 

Allegro 拼板_Allegro 拼板_43

 

Find中 只选中  text  ,然后鼠标选中所有  丝印,  鼠标右键,更换丝印层:

Allegro 拼板_右键_44

改完top层的丝印,同理更改bottom层丝印。

改完丝印后,保存。

然后,从头,第一步:创建module,第二步:导入module。 

这样,拼板出的丝印就不会有前置名称了:

 

Allegro 拼板_焊盘_45

存在问题是,人为添加的丝印,无法copy过来, 后续拼出的module需要人为再次复制添加。

 

 

 

Allegro 拼板_圆角_46

 

 

 

 

 

 

Autosilk top:最后出gerber的时候,自动生成的丝印层。会自动调整丝印位置,以及碰到阻焊开窗的地方,丝印会自动消失,避免露锡的地方涂上丝印(一般画丝印层的时候,焊盘上不会画上丝印,所以过孔焊盘上有丝印,也不会有什么影响。),所以我个人一般很少用到Autosilk top层,毕竟最后出丝印的时候,都需要调整位置。我一般直接用Silkscreen top。

Silkscreen top:建库的时候,ref des放置的层,及PCB生产时,刷到板卡上的字符、器件外框或者公司LOGO等放置的层。我出gerber,一般直接出这一层。

Assembly top:安装丝印层。因为有些公司需要出安装图,有些为了手工焊接,喜欢把字符丝印放置在器件内部,比如电阻位号,喜欢把它的丝印放置在电阻符号外框的中间位置。比如说电阻值等,想打印出来放置在安装图纸的电阻相应位置。这时我们才会用到安装丝印层。平时可以不用,或者平时只用Silkscreen top。
所以这三个丝印层各有各的作用。总体来说,cadence软件定义的这些层使用很灵活,每个人用法可能稍微有差异,都是没关系的,只要实现你的使用目的即可。

 

 

 

 


http://www.mr-wu.cn/li-yong-cadence-allegro-qiang-da-de-gong-neng-jie-sheng-nin-tiao-si-yin-de-shi-jian/


 

 

标签:丝印,拼板,top,Allegro,PCB,Silkscreen,Autosilk
From: https://blog.51cto.com/u_3484307/6425212

相关文章

  • ALLEGRO输出钻孔符号
    1.钻孔符号输出之前需要对钻孔进行检查,是否有相同的钻孔有多个符号,如果有向南通钻孔有多个符号可以进行合并为一个符号   这里我们对相同钻孔进行合并  ......
  • ALLEGRO布线完成后进行DRC检查
    DRC:SMDPINtoroutekeepoutspacing间距错误 第二步:将Designmodes中的pintoroutekeepout关闭 ......
  • Allegro隐藏铺铜或显示铺铜
    在我们在PCB完成后,我们会进行DRC检查,在铺铜网络存在显示时,找DRC标志符号不容易发现,如果要是把铺铜隐藏,PCB中只显示导线,焊盘,过孔。大大的减少了我们的检查DRC的困难。下面我们来进行铺铜隐藏或显示操作,执行Setup> Preferences…如下图所示,只要把对应的命令勾上,铜片将会隐藏。......
  • Allegro隐藏飞线
    如何快速隐藏电源/地网络飞线(鼠线)操作如下:CadenceAllegro菜单栏”Edit->NetProperties…”,然后会弹出”AllegroConstraintManager”对话框(即我们常说的约束规则管理器对话框),并会自动切换至“Properties”选项卡,我们在节点“Net->GeneralProperties”下搜索对应的网络,如“GN......
  • ALLEGRO更新DRC检查
    设置DRC规则所有规则,都在规则管理器里面设置。DRC时,检查的项目都是根据规则管理器的约定来的。所以,布线前或查看DRC前,都需要先确认规则管理器中设置了所有规则。  在规则管理器里面,将该设置的规则(e.g.线宽,间距)都设置上。不知道的规则就用默认的。设置分析模式虽然规......
  • allegro忽略DRC和重新显示已忽略DRC
    忽略DRC主要有两种情况:1.这些DRC错误是因为约束管理器的设置不合理,存在不影响制板2.分批处理DRC,隐藏当前暂时不进行解决的DRC,使得界面更清晰1.仅忽略单个DRC警告 光标移至需要隐藏的DRC处右键 点击waiveDRC 点击OK即可忽略该DRC错误并隐藏其显示。2.重新显示已忽略......
  • ALLEGRO建立等长规则并设定了等长目标线,但是精度调却不变绿色
    1.下面设定了等长规则,也设定了TARGET等长目标线,后面的进度条却不变颜色 2,  3.再回到CM里打开规则管理器的开关   ......
  • ALLEGRO保存文件时提示被锁定了,但实际上是没有认为的设置密码,要怎么解锁呢?
      如果以上方法不行那就点下面这个再试试还有一个点需要注意,在PCB文件夹下面会有一个LCK的文件,把这个文件删了就能正常保存了 3.这里做个说明 ......
  • Allegro PCB封装库(分类、命名很规范,已验证) 该PCB库特点一:类型
    AllegroPCB封装库(分类、命名很规范,已验证)该PCB库特点一:类型齐全,包含有阻容感分立元器件;SOIC(SO,SOP,SSOP,TSOP,TSSOP);QFN;QFP(PQFP,SQFP,CQFP);PLCC;BGA及常用连接器等PCB封装,共400多个的库文件。该PCB库特点二:库文件命名规范,例如BGA类型的PCB封装命名为:BGA+引脚数+PIN间距+主体......
  • ALLEGRO用COP命令复制无属性过孔时自动添加过孔为GND网络或者其它电源网络
    1,COPY命令复制无属性的过孔步骤,下面FIND面板选择过孔,右边Options里的Retainnetofvias里勾去掉,如果要跟网络一起复制就勾上 按照图1里的操作,是无属性的过孔复制,但实际复制后是图2里的样子,过孔自动带了VCC3V3的网络,其实是因其它层有Shape铺铜VCC3V3的网络(这里做个注释,因为我......