最近开始学习verilog，也看了一点SystemVerilog，顺带折腾了一下常用的开发环境。
经过反复折腾，适合学习verilog语言本身的，感觉还是iverilog简单，写完测试，打印输出，速度比较快，还可以gtkwave看看波形。其他无论使用Quartus还是Vivado都有点慢。
如果学习SystemVerilog，iverilog好像很多功能不太支持，不知道是不是我用的不对，不过使用ModelSim就很方便，绿皮书的程序修改一下就跑得起来。
这个是iverilog跑verilog的截图：
这个是ModelSim跑SystemVerilog的截图，学SystemVerilog总有种重学Morden C++的感觉。因为工作一直用着十几年前的Visual Studio 2010，只是偶尔自己会学习C++11~C++20自娱自乐一下。
标签：ModelSim,iverilog,C++,学习,一点点,初学,verilog,SystemVerilog From： https://www.cnblogs.com/integrated-circuit-testing/p/17353983.html