CPU 是整个SoC芯片的核心IP，可以运行操作系统和驱动软件，用于控制各个IP进行交互。
DMA：直接存储读写，可以实现存储器到存储器的数据读写操作，或者IP接口到存储器的数据读写操作。
Ext SRAM：是一个接口IP，外部可以连接SRAM存储器，用于程序的运行。
Nand Flash Controller：是一个接口IP，外接Nand Flash，比如手机上常见的64G存储空间，用于存储各类数据。
SD Controller：是一个接口IP，是SD memory的接口，可以通过SD通信协议传输数据，常见的数码项目存储卡，就是SD接口。
SD host：是一个master接口，外接SD slave设备。
USB：是一个slave接口，类似于USB接口的U盘。
AHB Pflash：是片内的存储体，programming flash 存储体，类似于PC的硬盘，可以存放操作系统，驱动软件和应用软件。
AHB SRAM：是片内的内存，CPU上电之后，PC指针从Pflash将程序搬运到SRAM中，SRAM主要是执行程序运行，类似于PC的内存功能。
AHB-Bridge-APB：是ARM公司是的AMBA 2.0 总线协议。
System Controller：用于产生系统的时钟和复位信号。
SPI、IIC、UART是低速串行通信外设接口，可以外接各类传感器，进行数据传输。
OSC：晶振，产生稳定时钟。
PLL：锁相环，用来分频、倍频。
FFT：快速傅里叶变换。
数字IC设计流程：1.确定项目需求：指定芯片的具体指标。2.系统级设计：用系统建模语言对各个模块描述。3.前端设计：RTL设计、RTL仿真、硬件原型验证、电路综合。4.后端设计：版图设计、物理验证、后仿真。
逻辑综合就是把设计实现的RTL代码映射到特定的工艺库上，输出成门级网表Netlist。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。逻辑综合工具：Synopsys: Design Compiler (DC).
形式验证是从功能上（STA是时序上）对综合后的网表进行验证，常用的就是等价性检查（Equivalence Check ）方法，以功能验证后的HDL设计为参考，对比综合后的网表性能，它们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具：Cadence: Conformal, Synopsys: Formality。
静态时序分析（STA），这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。静态时序分析工具：Cadence: Tempus, Synopsys: Prime Time(PT)。TCL Script。STA timing满足，得到最终Netlist。套用特定的时序模型（Timing Model），针对特定电路分析其是否违反设计者给定的时序限制（Timing Constraint）。
标签：SoC,验证,IP,接口,时序,基本功能,SRAM,SD From： https://www.cnblogs.com/jerry-caiyu/p/16718155.html