标签：电容数字 power 功耗低功耗 IC 电流 leakage 翻转

前言：为什么要降低芯片功耗

芯片封装都较小，如果功耗过大，则能量密度太大
功耗影响到芯片内部甚至外部的电源网络架构设计
高功率带来温度提升，会使性能受影响，时序跑不高

面向数字IC前端设计的学习可以基于DC中的power compiler工具进行功耗分析；更精确的功耗分析可以采用PT。

功耗按照类型对功耗分类包括：动态功耗、静态功耗、浪涌功耗这三种。

动态功耗包括开关功耗或者称为翻转功耗、短路功耗或者称为内部功耗。

开关功耗和短路功耗，或者叫做翻转功耗和内部功耗(内部功耗是工艺库的叫法)

漏电功耗（静态功耗）：非理想漏电流产生的功耗（例如MOS管关断时，仍然有微小电流存在）
内部功耗（短路功耗）：寄生参数充放电产生的功耗
翻转功耗（开关功耗）：晶体管负载充放电带来的功耗

开关功耗：在数字CMOS电路中，对负载电容进行充放电时消耗的功耗，以图1的CMOS非门举例：　

当Vin = 0时，上面的PMOS导通，下面的NMOS截止；VDD对负载电容Cload进行充电，充电完成后，Vout的电平为高电平。

当Vin = 1时，上面的PMOS截止，下面的NMOS导通，负载电容通过NMOS进行放电，放电完成后，Vout的电平为低电平。

这样一开一闭的变化，电源的充放电，就形成了开关功耗，对于图1中的电容Cload，当它的电压从0升到VDD时，它储存的电荷为Cload*VDD; 当它的电压从VDD变到0时，它储存的电荷被释放。

从电源中取得的能量：

电容中存储的能量：

由此看出，一次充电，能量消耗多少和电阻的大小无关。

所以每发生一次转换期间，电源电压输出的能量（能耗）为（全摆幅电路）:

计算电容存储的能量：

其中CL是负载电容， VDD是电源电压。

所以在一次充放电过程中，电源电压输出的总的能量有一半存储在电容中C_LV_DD²/2，另一半被电阻消耗，转化为热能。

输出电容充电（由0-1跳变时）时从电源汲取电流(产生电源能量消耗)。产生的总能耗等于C_LV_DD² ,其中一半消耗在充电电阻上,一半储存在电容中(在由1到0的放电过程中被耗散掉). 每次0到1的翻转，从电源取得能量：C_LV_DD²

EN:N个时钟周期的翻转能量，n(N)：N个时钟周期中0到1的翻转次数

动态功耗：

P0→1:输入变化导致输出发生0到1变化的概率，又称为翻转活动因子。设等效电容：

动态功耗计算：

动态功耗与晶体管尺寸无关(负载电容确定的情况下)

功率消耗(功耗):电路的功率的消耗：功率消耗(功耗):平均功耗:单位时间内的能耗P=E/(ΔT).

逻辑门的平均功耗:发生0-1翻转才会有能量消耗，所以平均动态功耗P_av=E/∆T

其中，其中，P_av=E/∆T=E_0→1∗f_0→1=C_LV_DD²∗f_0→1其中，f_0→1是单位时间内发生0-1翻转次数；

如果我们定义开关活动性(翻转概率):时钟变化事件在该门输出端引起0-1翻转的概率为P_0→1。

则平均动态功耗可以表示为：P_av=C_LV_DD²∗P₀₋₁∗f_clock ,开关功耗不是晶体管尺寸的函数，而是开关活动和负载电容的函数。So，它是data dependent的。

P₀₋₁发生的概率为：前一个时刻为低电平发生的概率乘以当前时刻为高电平的概率.

功耗与器件尺寸(它影响实际电容)、输入和输出上升下降时间(它们决定了短路功率)、器件阈值和温度(它们影响漏电功率)以及开关活动性密切相关。

动态功耗可表示为C_LV_DD²∗P₀₋₁∗f_clock 。当一个门比较复杂时,受影响最大的是开关活动性。这个影响包括两部分,即只与逻辑电路拓扑结构有关的静态部分和由于电路时序特性引起的动态部分。后一个因素也称为虚假尖峰信号或毛刺( glitch)。

在上式中，V_DD 为供电电压， Cload 为后级电路等效的电容负载大小， Tr 为输入信号的翻转率。一般情况下，信号在一个周期内平均翻转两次，即上升沿一次、下降沿一次，也就是说，Tr = 2f。

因此，平均功耗就是： P_dynamic=

标签：电容,数字,power,功耗,低功耗,IC,电流,leakage,翻转
From： https://www.cnblogs.com/lanlancky/p/17252025.html