Quartus+Modelsim联合仿真

标签：仿真 文件 Quartus Modelsim Simulation vt

 软件版本：Quartus II 18.1 Standard Edition + ModelSim SE-64 10.1

 

1、Quartus选项设置

选择tool—》options—》General—》EDA Tool Options，在ModelSim一栏填写Modelsim的可执行程序的路径，典型路径为：安装路径\win64，例如：

2、仿真工具与语言设置（必须要在Start Testbench Template Writer前设置完成，否则不能自动生成.vt测试文件 ）

点击Assigments —》Settings—》EDA Tool Settings-Simulation，填写仿真工具Modelsim与仿真语言。

3、创建测试文件(.VT文件)

点击Processing—》Start—》Start Testbench Template Writer，自动生成vt文件

 

自动生成的测试文件名同top文件名相同，典型路径为：[project_diretory]/simulation/modelsim/xxx.vt；

 4、编辑测试文件，生成激励

自动生成的xxx.vt文件完成了端口定义和实例化，但是需要设置激励波形，即编写initial语句与always调用块；

具体方法通过文本编辑器来产生激励波形。

 5、仿真选项设置

点击Assigments —》Settings—》EDA Tool Settings-Simulation—》Simulation，确认仿真工具（Modelsim）、仿真语言（Verilog）与仿真时间精度（1ps或者1ns，默认1ps）

 

 添加test bench文件，其中top level module in test bench的文件名需要打开vt文件查看确认后填写。

 

 番外：End simulation at，即是仿真停止时间。

6、启动仿真

功能仿真：Tools—》Run Simulation Tool—》RTL Simulation

时序仿真：Tools—》Run Simulation—》Gate Level Simulation

自动弹出Modelsim页面并进行仿真，自动展示仿真波形

 

 

参考链接：

使用Quartus+Modelsim联合仿真

 

t文件的命名、顶层模块等与项目中设定的Top-Level Module一致，否则会出现错误：Top-level design entity "xxx" is undefined.

标签：仿真,文件,Quartus,Modelsim,Simulation,vt
From： https://www.cnblogs.com/GBXL/p/17233321.html