首页 > 其他分享 >m基于FPGA的NBDP系统ARQ单元模块的verilog实现

m基于FPGA的NBDP系统ARQ单元模块的verilog实现

时间:2023-02-25 15:47:10浏览次数:42  
标签:NBDP ARQ FPGA clk GMDSS 模块 output

1.算法描述

       NBDP(窄带直接印字电报),全称Narrow-Band Direct-Printing。是GMDSS地面无线民系统中的一种重要通信技术,这个终端设备,要与MF、HF设备联接使用。

 

       什么是NBDP?解决这个问题先要了解一下什么是GMDSS GMDSS指Global Maritime Distress and Safety System的缩写,即全球海上遇险与安全系统。 海上安全信息播发系统(NAVTEX)是以窄带直接印字电报方式发送和自动接收海上安全信息的系统,是全球海上遇险与安全系统(GMDSS)的重要组成部分之一,其中就是NBDP。

 

       .NBDP和船舶SSB电台相连接可以实现船岸间、船舶间、船台间和经岸站延伸的电台或国际用户电报旺用户间的自动电传业务,还可以向某组船或所有船舶发电传信息。CCIR于1970年提出476建议,建议NBDP技术使用到水上移动业务中。经过十多年的实验和实践,该建议被多次修改,终于在1986年由CCIR提出了较完善的625建议。GMDSS要求NBDP终端设备必须符合此建议。数字选择性呼叫终端(DSC)是GMDSS地面通信系统中进行遇险报警的终端,同时它又有选择性呼叫的功能。即DSC具有遇险报警、遇险确认和遇险传播的功能,同时在常规通信中,它还有选择性呼叫、值班和船舶查询的功能。

 

NBDP终端的一般组成与基本原理

 

       MF/HF信道是典型的衰落信道,而且MF/HF波段出现了信道拥挤的现象。NBDP技术的使用在一定程度上或缓解了这个问题。具体来说NBDP技术或设备具有如下主要优点:

 

1.采用FSK调制(副调制),增强了在噪声中识别信号的能力。

 

2.采用了4B3Y检错码和ARQ,FEC等差控制方式,大大提高了数字的传输的正确性、可靠性。

 

3.在射频信号以100波特(码元数/秒)的低数率传输,信号占有宽带;而且整个通信过程自动化,提高了信道的利用率。

 

   窄带直接印字电报 NBDP (Narrow Band Direct Pringting Telegraph)是国际海事组织IMO(International Maritime Organization)的无线通信技术之一,适用为中高频段MF/HF。中高频NBDP系统是船与岸,船与船之间的海上无线电通信有效终端之一。NBDP系统由船舶电台、海岸电台,ARQ单元模块组成。ARQ单元是单边带收发信机之间的主体设备。

 

        本研究根据软件无线电的思想,设计NDBP系统的基带2FSK调制解调模块,信源编码译码模块,信道模块,重发模块和反馈控制模块,为工程实践提供有效ARQ解决方案。通过本项目锻炼学生综合应用通信专业工程基础理论解决复杂工程问题实践能力。

 

2.仿真效果预览

 

 

 

 

3.verilog核心程序

 

module tops(
            i_clk,
				i_rst,
				i_ZMin,
				//signal
				o_4B3Y,
				o_4B3Ycnt,
				o_signal,
				o_clk_div,
				//FSK mode
				o_fsk,
				o_sin1785,
				o_sin1615,
				//FSK Demode
				o_fsk1,
				o_fsk2,
				o_fsktest1,
				o_fsktest2,
				o_4B3Y2,
				o_dout
	        );
input i_clk;
input i_rst;			  
input        [7:0]i_ZMin;
output       [6:0]o_4B3Y;		
output       [2:0]o_4B3Ycnt;
output            o_signal;
output            o_clk_div;  
output signed[7:0]o_fsk;
output signed[7:0]o_sin1785;
output signed[7:0]o_sin1615;
 
output signed[15:0]o_fsk1;
output signed[15:0]o_fsk2;
output o_fsktest1;
output o_fsktest2;
output[6:0]o_4B3Y2;	
output[7:0]o_dout;
 
 
 
//code,7 element constant ratio code
S7ele_ratio_code S7ele_ratio_code_u (
    .i_clk    (i_clk), 
    .i_rst    (i_rst), 
    .i_ZMin   (i_ZMin), 
    .o_4B3Y   (o_4B3Y), 
	 .o_4B3Ycnt(o_4B3Ycnt),
    .o_signal (o_signal), 
    .o_clk_div(o_clk_div)
    );

 

  

 

标签:NBDP,ARQ,FPGA,clk,GMDSS,模块,output
From: https://www.cnblogs.com/51matlab/p/17154534.html

相关文章

  • XC7A35T-1FTG256C FPGA, Artix-7,MMCM, PLL, 170 I/O,详细参数
    描述Artix-7FPGA能够在多个方面实现更高的性价比,这些方面包括逻辑、信号处理、嵌入式内存、LVDSI/O、内存接口,以及收发器。Artix-7FPGA是全可编程成本优化型产品组合的......
  • XC7K70T-3FBG676E, XC7K160T-1FBG484C, Kintex-7 FPGA 芯片规格
    概述Kintex-7FPGA为快速增长应用和无线通信提供最优性价比和低功耗。Kintex-7FPGA允许设计人员构建卓越带宽和12位数字可编程模拟,同时满足成本和功耗要求。144GMACS数字......
  • 03-ASIC和FPGA中的时钟结构
    1ASIC中时钟的结构ASIC电路中的时钟的结构。这是一个非常典型的MCU的时钟结构图。它的时钟结构和功能的划分。首先,我们通过外部振荡器发送了一个8MHz的时钟给PLL,经过分......
  • intel培训-3 FPGA
    免费的数据集NNIST0-9的手写体28*28测试功能CIFAR-1010个类别50000张图片32*32imageNet可以实用级别1000个类别224*224120万张训练图像50000张验证图......
  • IC FPGA XC7A200T-1FFG1156I/XC7A200T-2FFG1156I参数 引脚图
    ICFPGAXC7A200T-1FFG1156I/XC7A200T-2FFG1156I引脚图型号:XC7A200T-1FFG1156I、XC7A200T-2FFG1156I类型:FPGA-现场可编程门阵列系列:XC7A200T逻辑元件数量:215360L......
  • FPGA基于ACM2108的DDS设计
    这次设计一个DDS信号发生器。该设计的特点有:双通道的DA输出,可以调节频率、相位、和波形(正弦波、方波、三角波)。拥有相位重置的功能,能够同时重置两个输出波形的相位。本......
  • FPGA优质开源项目
    1、riscduino仓库地址:https://github.com/dineshannayya/riscduinoRiscduinoisaSingle32bitRISCVbasedSOCdesignpincompatibletoarduinoplatformandthi......
  • IC FPGA 484FBGA 10M50DCF484I6G、10M50DCF484I7G详细参数
    ICFPGA360I/O484FBGA10M50DCF484I6G、10M50DCF484I7G详细参数1、10M50DCF484I6G产品种类: FPGA-现场可编程门阵列 系列: MAX1010M50 逻辑元件数量: 50000LE......
  • 汽车和消费应用10M50DAF484I6G FPGA现场可编程门阵列 参数
    MAX10器件是单芯片、非易失性低成本可编程逻辑器件(pld),用于集成最优的系统组件集。10M50DAF484I6G产品种类: FPGA-现场可编程门阵列 系列:MAX1010M50引脚数:484明佳......
  • 嵌入式驱动开发之dsp fpga通信接口---spi串行外围接口、emif sram接口
    (0)应用背景(1)i2c两根线(2)spi用作控制接口4根线(2)emif用作大数据传输接口16位数据带宽(3)dma(4)输入口(0)在雷达信号处理、数字图像处理等领域中,信号处理的实时性至关重......