Taclink菜鸟上线：
最近做了一个项目，项目方案是以DSP+FPGA为平台解决，经历了前期大量啃资料，原理设计，PCB设计，投板贴片后，目前正在调试阶段，过程中遇到了标题所述DSP TMS320C6655 JTAG连不上的问题。以下是我查找原因的辛酸史：
先介绍下DSP的启动方案：DSP的所有供电电源的使能引脚以及DSP的复位引脚和GPIO配置都由FPGA控制
1.首先用示波器确认以下这张图上的时序，除时钟以外，其余时序都确认没问题，在这其中还发现了FPGA端的下拉电阻用10K，低电平大概有0.4V，为了排除影响因素，将FPGA控制DSP上电复位的引脚下拉电阻都换成了1K。
2.确认DSP几个电源的纹波，上电单调性：纹波都在30mV左右，且上电单调
3.测试JTAG口TMS、TDI、TDO、TCK的1.8V电平和3.3V电平是否有问题，用的电平转换芯片TXS0108，用示波器分别测1.8V_IO和3.3V_IO的波形质量和高低电平的幅度，都看不出问题，又用上了逻辑分析仪，得出结论TMS、TDI、TCK几个输入信号都OK，唯有TDO一直拉高，没有波形输出。
到这里已经哪里都看不到错误了，领导问了句复位（他说的DSP复位，领导不用干活，经常鼓励下属就行）是不是好的，我说JTAG复位（我说的DSP_JTAG_TRST)确实没关注，一测，发现JTAG复位电平1.8V端高只有1V，低只有0.5V。
开始怀疑TXS0108芯片坏了，还换了一块好的芯片，仍然异常，去掉仿真器，强制TRST拉高，输出仍然异常，后来发现DSP断开可以正常输出1.8V，那么可以定位问题出在DSP端，DSP端TRST只有一个下拉电阻，这下拉电阻是参照官方DEMO板的设计接的，去掉该下拉电阻，JTGA立马连接成功，此时测试TRST只有1.3V，由此可见，TRST可能是需要上拉。
后面在资料里找到了印证，所以是踩了一波官方DEMO的坑。
最后，-233错误代码，绝大部分是硬件问题。
最最后，一定要坚持，不要放弃，此项目，我先经历了FPGA的JTAG连不上，也经历了DSP的JTAG连不上，最后都查出来了，这是我第一次做DSP和FPGA，每一步都遇到问题，都是前期的准备工作没有太充分的原因，但确实这方面需要了解的内容太多太多，一个人消化确实困难。
标签：FPGA,错误代码,连不上,DSP,复位,TRST,JTAG From： https://www.cnblogs.com/ltt4478/p/JTAG.html