一个逻辑单元(logic cell) 包含了一个查找表，一个触发器和与附近单元的连接电路。查找表使用组合逻辑实现了一个4输入的逻辑表达式(与，或，与非，加等)。
一个逻辑片(logic slice) 包含了2个逻辑单元。Xilinx公司的计算结果接近每个逻辑片中包含2.25个逻辑单元，因为它们比其它的构架能配置更多的可配置逻辑模块(CLB)。
一个可配置逻辑模块(configurable logic block CLB) 包含了4个逻辑片。这样的组合构架能使最终系统的逻辑执行性能得以提升。
Xilinx FPGA还有其它组成，比如44个内存模块，每个模块提供2KB的存储量，另外还有乘法器等。
门(Gate) 的数量用来表示内存模块，逻辑单元，乘法器等资源的总数。需要注意的是，FPGA中的门数并不等同于ASIC中门数，例如，FPGA中的1M个门粗略等于ASIC中的100K个门。