在创建应用工程时，选择Hello World模板即可，以XCZU21DR开发。
硬件原理图如下：
Vivado中添加&配置IP
添加Zynq UltraScale+ MPSoc IP。
UART设置
DDR配置
硬件设计中选择的DDR4型号是MT40A2G8VA-062E IT，DDR配置如下图：
Other Options设置如下：
执行Generate Output Products
右键bd，选择Generate the Output Products。
Generate the Output Products就是vivado用IP的形式（.v）实现bd框图。
执行Create HDL Wrapper
右键bd，选择Create HDL Wrapper。
Create a HDL wrapper就是产生1个*_wrapper.v的顶层文件。
执行File -> Export ->Export Hardware
因为UART是纯PS的操作，此步执行Export Hardware即可，不需要执行综合、实现步骤。
执行Launch SDK
打开SDK后的Project Explorer界面如下：
SDK界面里面只有一些驱动，没有工程，所以要新建1个应用项目。
新建FSBL工程
File->New->Application Project，界面如下：
Next后选择ZYNQ MP FSBL，见下图。
点击Finish，Project Explorer内容更新为：
hello_app_prj和hello_app_prj_bsp为新增的文件夹。
新建Hello World工程
File->New->Application Project，界面如下：
Next后选择Hello World，见下图：
点击Finish，Project Explorer内容更新为：
hello_world和hello_world_bsp为新增的文件夹。
打开helloworld.c内容修改为：
接上串口线，执行debug或run，打印信息如下：
