set_clock_groups
- asynchronous
- logically_exclusive
- physically_exclusive
Asynchronous Clocks
多个时钟之间相位关系不确定，就可以将这两个（或多个）时钟，定义为asynchronous，一般而言当时钟来自于不同的PLL或者晶振时，时钟之间的相位是不固定的。
set_clock_groups -asynchronous -group {ClkA} -group {ClkB}
Logically Exclusive Clocks
如果两个时钟同时存在但是他们之间没有任何 path，则这两个时钟可以设置为 logically exclusive，典型的情况就是一个 MUX 选择两个或多个时钟。
set_clock_groups -logically_exclusive -group [get_clocks Clk1] -group [get_clocks Clk2]
Physically Exclusive Clocks
当两个时钟在同一时刻不可能同时存在时，则这两个时钟就可以设置为 physical exclusive。比如在相同的 primary 端口上创建多个时钟，但是这两个时钟工作在不同的工作模式，比如TestClk 和 Function Clock。SI 相互作用不会发生在这两个时钟之间。
set_clock_groups -physically_exclusive -group [get_clocks TestClk] -group [get_clocks SysClk]
标签：exclusive,set,group,get,DC,clocks,SDC,综合,时钟 From： https://www.cnblogs.com/powerforme/p/16875886.html