上一节我们观察了AXI总线的信号，了解了基于AXI总线读写的时序，这一节我们继续探索基于AXI总线的设计，来看一看ZYNQ系列开发板的独特优势，PS可以控制PL产生定制化的行为，而不需要去动硬件代码。这次实验是产生频率和占空比可调的PWM（PulseWidthModulation）信号，调用8次，产生8路PWM

PSResetPLPS可以输出4个独立的复位信号给PL，用于控制PL逻辑的复位。如何控制呢？参考https://support.xilinx.com/s/question/0D52E00006hpUDcSAM/asserting-fclkreset0n-fpgarstctrl-from-baremetal-system?language=en_US裸机代码如下：//assertFPGAResetSignal#d

文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、测试结果六、总结一、SDNAND特征1.1SD卡简介  雷龙的SDNAND有很多型号，在测试中使用的是CSNP4GCR01-AWM与CSNP32GCR01-AOW。芯片是基于NANDFLASH

一、开发环境 Zynq7020+Vivado2017.4二、开发背景：会使用Vivado开发工具，不熟悉的可以参考正点原子开发文档二、功能实现，串口输出HelloWorld三、实现步骤：1、配置PS端BlockDesign串口0 2、导出到SDK，编写代码，编译输出即可#include<stdio.h>

PS端上板验证Layer0计算结果目的-目的：使用搭建好的上板验证工程，在PS端增加代码，对YOLO网络的第一层（Layer0）的计算结果进行验证-前提：SD卡中存储了YOLO网络的参数文件和输入图像数据的bin文件，这些文件需要符合上板验证工程的存储结构要求-Layer0是一个卷积层，输入是8通道416x41