SRL基元可以通过以下方式转换为逻辑上等效的寄存器基元链SRL_TO_REG属性的值为true。此转换通常用于增加可扩展的可用流水线寄存器级的数量，以允许信号在设备内长距离移动。架构支持所有架构。适用对象•单元格（get_cell）作为叶级移位寄存器实例。价值观•True（或1）：Vivado

寄存器级可以通过SLR输入拉出，也可以使用SRL_STAGES_TO_REG_INPUT属性。这提供了对流水线寄存器结构的控制，以在流水线下和流水线上寻址SRL基元的输入侧。架构支持所有架构。适用对象•单元格（get_cell）作为叶级SRL实例。价值观•1:Vivado逻辑优化将从指定的SRL中提取寄存

移位寄存器SRLC32Eram_based_shifter Xilinx系列FPGA硬核IP，能够有效对移位寄存器进行处理，节省LUT资源1，移位寄存器两种基本数据流1、动态读操作（移位长度不固定）（1）输出Q由5位地址决定（2）每当一个新地址到达时，在经过访问LUT的时间延迟后，输出Q变化（3）读操作是异步的，独立于时钟