网站首页
编程语言
数据库
系统相关
其他分享
编程问答
idel
2024-08-01
Modelsim仿真实现Verilog HDL序列检测器
检测接收到的数字序列中出现“10011”的次数。例如输入序列为40位:1100_1001_1100_1001_0100_1100_1011_0010_1100_1011从最高位开始检测,出现了2次:1100_1001_1100_1001_0100_1100_1011_0010_1100_1011所以,序列检测器的计数结果应该是2。状态机如下:当前状态current_stat