- 2024-05-14FPGA/EDA实验箱-竞赛普及版(ALTERA)
型号：XQEP4CE-TEBV6.11、产品概述FPGA/EDA实验箱是一款FPGA教学实验系统，由FPGA开发板、显示屏、下载器、应用模块及相关实验配件组成；FPGA开发板采用底板+核心板的设计架构，核心板板采用是六层PCB设计，采用大容量管脚更多的BGA封装，F484封装，使整个核心板的性能和稳定性有了很大的提
- 2023-06-20FPGA verilog can mcp2515 altera xilinx工程 代码 程序 .
FPGAverilogcanmcp2515alteraxilinx工程代码程序...altera、xilinx工程均提供...标准帧、扩展帧均提供...提供仿真激励文件testbench资料包清单：1.程序：altera/xilinx工程代码、Verilog/testbench均提供。代码均在电路板验证2.说明书3.quartusii13.0：软件安装包注1：工程均
- 2023-04-15Nios II之PIO中断
PIO中断应用Quartus软件中集成了Qsys工具，用于搭建SOPC系统，其前身是SOPCBuilder。在Qsys中有一个PIO核的组件，PIO在SOPC系统中用的非常多，LCD、按键、LED、数据采集等等都可以使用PIO组件。PIO可以在Qsys中设置外部中断。如图所示，设置5位按键，勾选边缘捕获，边沿类型为下降沿，中断类型
- 2023-04-06FPGA verilog can mcp2515 altera xilinx工程 代码 程序
FPGAverilogcanmcp2515alteraxilinx工程代码程序...altera、xilinx工程均提供...标准帧、扩展帧均提供...提供仿真激励文件testbench资料包清单：1.程序：alteraxilinx工程代码、Verilogtestbench均提供。代码均在电路板验证2.说明书3.quartusii13.0：软件安装包
- 2023-03-23altera-DDR控制器uniPHY
原始资料参考《emi_ddr_ug》，暂未下载到，故未粘贴datasheet原图。local_size：burst读写的最大数据数量。通常IP核内部有FIFO用于支持这样的连续数据读写，在Megafunction
- 2023-03-23ddr控制-axi4映射到altera-uniPHY
原始资料参考《emi_ddr_ug》，暂未下载到，故未粘贴datasheet原图。local_size：burst读写的最大数据数量。通常IP核内部有FIFO用于支持这样的连续数据读写，在Megafunction
- 2023-02-18Quartus II 8.0在实际上板时无法连接USB-Blaster的解决方法
最新修改日期：2023/02/18软件：QuartusII8.0电脑系统：Win10/Win11电路板连接方式：USB-Blaster线实际上板时会提示没有USB-Blaster接上，安装驱动也不行。究其原因，是JTAGs
- 2022-10-18例程清单之 Altera-FPGA
XilinxS6型例程【Verilog版|VHDL版】（0）工程创建例程【Verilog版|VHDL版】（1）xx例程【Verilog版|VHDL版】（2）xx例程【Verilog版|VHDL版】（3）xx例程【Verilog版
- 2022-09-25如何使用Modelsim进行图像处理仿真
#modelsim如何仿真AlteraIP##建立仿真库我们将IP核等相关库文件编译到Modelsim中后，以后凡是设计中调用到IP核时，我们就不用再重复添加了。我们看一下如何在Modelsim中