`timescale1ns/1nsmodulelca_4(  input   [3:0]   A_in ,  input   [3:0]   B_in ,  input         C_1 ,   output wire     CO  ,  output wire[3:0]