关于FPGA对DDR4（MT40A256M16）的读写控制3语言：VerilgHDL、VHDLEDA工具：ISE、Vivado、QuartusII关于FPGA对DDR4（MT40A256M16）的读写控制3一、引言二、DDR的功能性描述三、SDRAM设备中模式寄存器的可编程性四、重要的模式寄存器之MR0（1）BurstLength、Type、Order