将PSENET1的GMII接口和MDIO接口通过EMIO方式引出。在PL端将引出的GMII接口和MDIO接口与IP核1G/2.5GEthernetPCS/PMAorSGMII连接，1G/2.5GEthernetPCS/PMAorSGMII通过高速串行收发器GTX与MIZ7035/7100开发板的SFP

1嵌入式网络硬件接口如下是常见的嵌入式网络硬件接口框图：SOC集成MAC。MAC通过MII系列接口和PHY之间传输数据，通过MDIO接口初始化配置PHY芯片。PHY芯片和RJ45之间通过4组差分模拟信号传输数据，并驱动RJ45的LED信号灯。RJ45通过网线和外部连接。1.1嵌入式网络几种常见架构

备注：学习记录所用，若有高手不吝赐教，万分感谢！一、概括环境：cpu：fsl91030mphy：yt8512（motorcomm厂）完整的phy驱动需要ethphy驱动、mdio驱动、mii驱动（一般ic原厂自带），并且需要将其嵌入到eth驱动中。 二、外部phy驱动1、驱动位置drivers/net/phy中添加motorcomm.c文件2、驱动实现

 其中，各段含义，START为开启标志位；OPT为操作码；TA为翻转标志位。取值含义如下：START——固定为01OPT   ——01：写       ——10：读TA     ——固定为10

MAC的简介Linux的大致的以太网的驱动基本上已经在上一文中做了一些介绍了，那么本文就对相应的以太网做一些介绍。以太网的MAC：MediaAccessControl，即媒体访问控制子层协议以太网的PHY：（物理层）之间的MII（MediaIndependentInterface，媒体独立接口一般的框架是：而CPU集成MAC，PH

MDIO接口读写测试实验​在以太网通信中，设备之间的物理层链路均由PHY芯片（物理层芯片，本文指YT8521）建立。PHY芯片有一个配置接口，即MDIO接口，可以配置PHY芯片的工作模式以及获取P

在实现xilinxIP内核AXIEthernet时，出现如下图所示的错误出现改错误的原因是 AXIEthernet的MDIO接口没有导出，在IP设计框图中导出这个MDIO接口，然后约束文件中分配引脚

链接状态：pg138-axi-ethernet.pdf  《AXI1G/2.5GEthernetSubsystemv7.2》Figure2-38:PCSPMATEMACStatusRegister(0x0000_0030)比特位：PhyLinkStatuspg051-tri-

88X5113芯片说明该芯片和平常的phy芯片不同,以下为芯片采用MDIO接口实现读写寄存器的说明配置说明寄存器分为基地址和扩展地址,每次读写扩展地址的数据,需要先

一.基本知识千兆以太网通过MAC和PHY芯片通信，MAC端可由FPGA实现，而PHY是物理芯片，只需要配置其工作模式，速率等等参数，便可正常运行。在前面的千兆以太网收发模块中我们并