ADC模块一、ADC时钟分频 //使能ADC外设时钟EALLOW;SysCtrlRegs.PCLKCR0.bit.ADCENCLK=1;EDIS;//高速外设时钟HSPCLK=SYSCLKOUT/(2*HISPCP)=25MHzEALLOW;SysCtrlRegs.HISPCP.bit.HSPCLK=3;EDIS;//FCLK=HSPCLK/(2*ADCCLKPS)=12.5MHzAdcRegs.ADC

1 ADC简介英文全称Analog-to-DigitalConverter，模数转换器2 时钟配置外围时钟HSPCLK，通过HISCP来设置SysCtrlRegs.HISCP.all=3;设置为0时，不分频其他都为sysclk/2xHSPCLK=sysclk/(3*2)=150/6=25MHz此时还需要在进行一次分频通过设置ADCTRL3的ADCCLKP