三态：高电平、低电平和高阻态高阻态输出(High-ZOutput)：高阻态输出是指一个IO口处于高阻抗状态，此时IO口既不输出高电平也不输出低电平，而是呈现高阻抗状态，相当于断开电路。高阻态输出的主要用途是：多设备共享总线：允许多个设备共享同一根数据线，但每次只有一个设备能够控制这条数据

SPI通信协议SPI介绍硬件电路未被选中的从机MISO线为高阻态移位示意图SPI时序基本单元MISO开始和结束为高阻态SPI时序发送指令指定地址写指定地址读

高阻态: 数字电路常见术语，指的是电路的一种输入状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。 高阻态的实质电路分析时高阻态可做开路理解。

一、1.I2C接两个上拉电阻的意义节选自百度百科中高阻态电路设计人员经常使用上拉电阻以及下拉电阻（通常为1至100kΩ）让这个处于三态的节点能有确定的默认逻辑状态，防止状态不定或感染噪声。例如，I²C总线协议（一种常用的设备间双向通信的协议）在两条通信线上使用了上拉电阻。当设备

三态门（TSL）普通的逻辑电路只有两个状态，还有一个高阻态。EN是高电平1A，B，EN之间的关系是与的关系，当EN为1得时候，EN就不起作用了，输入由A，B决定。EN端为高电平，所以二极管D2截止

1. 简介   高阻态既不是高也不是低，而是一种开路状态。       2. 应用（数据传输）   高阻就是悬空，既不是高也不是低，相当于开路，信号传不进去。

最近在把zedboard的项目工程搬到性能更好的器件上，除了改zynq核和相应管脚外，还需要改几个inout端口和差分LVDS端口。本篇便对inout端口做一个小结。FPGA设计中，大家常用的一

介绍一下三态门的概念、作用、原理目录三态门的概念三态门的作用实现总线结构实现双向数据传输三态门的原理三态门的概念三态门是指逻辑门的输出有三种状态：高电

什么是三态门？三态门即三态电路。三态电路可提供三种不同的输出值：逻辑“0”，逻辑“1”和高阻态。高阻态主要用来将逻辑门同系统的其他部分加以隔离。例如双向I/O电路和共用