Note：文章内容以Xilinx系列 FPGA进行讲解1、生成扇出报告    高扇出网线会增加布局布线的压力，很容易导致时序为例。这是因为在布局时过高的扇出使得工具很难将扇出的驱动（源端）与所有的负载（目的端）放置得比较紧凑，从而使有些负载距离驱动比较远，导致线延迟比较大。 

扇入扇出寻找素数：packagemainimport("fmt""math/rand""runtime""sync""time")varrepeatFn=func(done<-chaninterface{},fnfunc()interface{})<-chaninterface{}{valueSt

今天做软件需求分析课堂测试十一 绘制系统工作上下范围图：前面的一些内容都是概括问题啥的，没啥用。主要就是看用户期望那部分：大体可以分为系统外部（外包人员，发包人员，接包人员与系统的联系）和系统分内之事。系统工作上下范围图： 绘制系统业务流程图： 然后文档明显没有给出实

1整体概述MLK-CM03-7EG-7EV-1156核心模块是米联客电子ZynqUltraScale+MPSOC系列开发平台的全新高端产品。其核心模块集成电源管理：0.85V核心电源，最大输出48A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领域

1产品概述MLK-CM02-2CG-3EG-4EV（MILIANKE-8X）是米联客电子ZynqUltraScale+MPSOC系列开发平台的全新高端产品。其核心模块集成电源管理：0.85V核心电源，最大输出12A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领

1整体概述MLK-CU01-040-060核心模块是米联客电子KintexUltraScale系列开发平台的全新高端产品。其核心模块集成电源管理：0.95V核心电源，最大输出24A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领域包含高速通

一、CPU和DDR的FanoutCPU的扇出选择布线->扇出->器件，待鼠标变为十字光标后，点击CPU，进行扇出。扇出选项图技术要点：扇出前，筛选器要选择Compenents开启。否则，扇出时会找不到位号。扇出后，会根据前一节中对类的设置的对应规则出线，过孔会根据ROOM的规则设置变化。扇出后的CPU