参考视频：王道计算机考研计算机组成原理_哔哩哔哩_bilibili1.硬件的发展2.硬件的基本组成2.1冯诺依曼结构逻辑结构：特点：指令和数据以同等地位存储在存储器中，可以按照地址寻访。指令由操作码和地址码组成。以运算器为中心。这会带来一个问题：运算器本身是用来计算的

存储管理系统设计一、Dcache设计数据cache是一块只读的cache，主要负责缓存处理器操作所需要的数据。该cache选择4路组相连的方式，容量为32KB，行大小为8个字，采用lru替换算法。其结构同样分为存储体和控制器两部分。​ 访问地址位32位，其中​低5位表示行内偏移，​

学习课程：【王道计算机考研计算机组成原理-哔哩哔哩】https://b23.tv/TTor1cN各个硬件的工作原理主存储器的基本组成MAR(MemoryAddressRegister)：存储地址寄存器，接收读取的数据在存储体中的地址，或写入的数据应该写在存储体中哪个位置的地址。MDR(MemoryDataRegister)：

双端口存储器双端口处理器的逻辑结构1、一个存储器具有两组相互独立的读写控制电路。2、两个端口具有独立的数据线、读写线、控制线。3、两个端口可对存储器中任何位置上的数据进行独立的存取操作双端口处理器的读写无冲突读写当两个端口的地址不同时，在两个端口上进行读写

相联存储器的作用判断CPU要访问的内容是否在Cache中判断依据？判断的基本思路根据不同规则抽取主存地址的部分内容作为查找的判断查找方法：顺序查找，二分查找，这种不满足C

多提交叉存储器提出的背景基本思想是在不提高存储器速率，不扩展数据总线的前提下，通过存储芯片的交叉组织，提高CPU单位时间内访问的数据量，从而缓解快速的CPU与慢速的主存之

@目录关键词正文一、存取周期二、引子三、双端口RAM四、多体并行存储器（1）高位交叉编址方式（2）低位交叉编址方式（3）编址（4）特性举例<1>高位交叉编址<2>低位交叉编址（5）补充（6）体的问

CPU和内存的速度不匹配（存储墙）提高访存速度：单体多字：CPU读写存储体一次性多个字多体并行：多个存储体并行运作高位交叉高位交叉还不能实现多体并行，由于程序的局部