设计用于模拟快表、页表、地址变换所用的寄存器的数据结构；编制页表的初始信息文件，举例说明文件中具有的信息：共有5块，每块的状态、在内存和外存的起始地址等。编程实现虚拟存储器地址变换算法程序，动态输入所要访问的逻辑地址，变换过程文字描述以及变换后的物理地址；测试：输入

具有快表的地址变换机构理解：是对基本地址变换机构的优化，减少访存次数来提高效率。​​‍一、快表的概念快表，又称联想寄存器（TLB，translationlookasidebuffer），是一种访问速度比内存快很多的高速缓存（TLB不是内存，类比Cache，但与Cache有所不同），用来存放最近访问的页表项的

基本地址变换机构（属于上一节的基本分页存储管理）（是用于实现逻辑地址到物理地址转换的一组硬件机构）​​关键理解：不仅进程被分为页面存放到页框中，该进程对应建立的页表也是需要存储到内存块中的。一、页表寄存器PTR基本地址变换机构可以借助进程的页表将逻辑地址转换为物理地