• 2024-09-23第八章Trellis and Graph Based Codes第一部分
    卷积码的结构通过传递要通过线性有限状态移位寄存器传输的信息序列来生成卷积码。一般来说,移位寄存器由K(K位)级和n个线性代数函数生成器组成。编码器的输入数据(假定为二进制数据)每次在移位寄存器中移位k位。每个k位输入序列的输出位数为n位。因此,码率定义为Rc=k/n。K
  • 2024-03-05m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
    1.算法仿真效果Vivado2019.2仿真结果如下:  2.算法涉及理论知识概要        级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,将卷积码的输
  • 2023-06-06通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件
    1.算法仿真效果vivado2019.2仿真结果如下:2.算法涉及理论知识概要viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。(2<<(N-1))。所以viterbi译码一般应用在约束
  • 2023-06-06通过状态机方法实现基于FPGA的维特比译码器,包含testbench测试文件
    1.算法仿真效果vivado2019.2仿真结果如下: 2.算法涉及理论知识概要       viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。(2<<(N-1))。所以viterbi
  • 2023-05-13m基于FPGA的viterbi译码verilog实现,包含testbench和MATLAB配套验证仿真程序
    1.算法仿真效果vivado2019.2/matlab2022a仿真结果如下:  对比matlab仿真结果如下:   可以看到编码后的结果和matlab的编码结果完全相同。 2.算法涉及理论知识概要       viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增
  • 2023-05-08m基于BP译码的LDPC误码率matlab仿真,分析不同码长,码率,信道对译码性能的影响,对比卷积码,turbo码
    1.算法仿真效果matlab2022a仿真结果如下:    2.算法涉及理论知识概要        LDPC(Low-densityParity-check,低密度奇偶校验)码是由Gallager在1963年提出的一类具有稀疏校验矩阵的线性分组码(linearblockcodes),然而在接下来的30年来由于计算能力的
  • 2023-04-12m基于matlab的卷积编码维特比译码误码率仿真
    1.算法仿真效果matlab2022a仿真结果如下:2.算法涉及理论知识概要随着现代通信的发展,人们对信息传输的可靠性和有效性的要求也越来越高。维特比译码算法被广泛的应用,因此如何提高维特比译码器的性能,降低译码器的功耗和面积是个重要的问题。卷积码是Elias等人在1955年提出的,是一种