课程设计五：单总线CPU设计（三）一、课程设计目的（一）第1关：MIPS指令译码器设计帮助学生理解指令译码的基本概念，能将32位MIPS指令字译码成不同的指令译码信号。（二）第2、3关：定长指令周期—时序发生器FSM设计/输出函数设计帮助学生理解传统三级时序系统中时序发生器的基本原理，学生